웨이퍼 레벨 적층 공정에서 웨이퍼 휘어짐이 정렬 오차에 미치는 영향
Effects of Wafer Warpage on the Misalignment in Wafer Level Stacking Process
0
조회
0
다운로드
5
인용
0
참고문헌
키워드
초록
본 연구에서는 웨이퍼 레벨 적층 과정에서 발생하는 웨이퍼 오정렬(misalignment) 현상과 웨이퍼 휘어짐(warpage)과의 관계에 대해서 조사하였다. 0.5 μm 두께의 구리 박막 증착을 통해 최대 45 μm의 휨 크기(bow height)를갖는 웨이퍼를 제작하였으며, 이 휘어진 웨이퍼와 일반 웨이퍼를 본딩하였을 때 6~15 μm 정도의 정렬 오차가 발생하였다. 이는 약 5 μm의 웨이퍼 확장(expansion)과 약 10 μm의 미끄러짐(slip)의 복합 거동으로 설명할 수 있으며, 웨이퍼 휘어짐의 경우 확장 오정렬보다 본딩 과정에서의 미끄러짐 오정렬에 주로 기여하는 것으로 보인다.
Abstract
In this study, the effects of wafer warpage on the misalignment during wafer stacking process were investigated. The wafer with 45 μm bow height warpage was purposely fabricated by depositing Cu thin film on a silicon wafer and the bonding misalignment after bonding was observed to range from 6 μm to 15 μm. This misalignment could be explained by a combination of 5 μm radial expansion and 10 μm linear slip. The wafer warpage seemed to be responsible for the slip-induced misalignment instead of radial expansion misalignment.
참고문헌 (6)
- 조영학, "3D 적층 IC를 위한 웨이퍼 레벨 본딩 기술", 마이크로전자 및 패키징학회지, 20(1), pp.7~13 (2013), 한국마이크로전자및패키징학회[DOI]
- Y. S. Tang, "Wafer-level Cu- Cu bonding technology", Microelectronics Reliability, 52(2), pp.312~ (2012)
- S. H. Lee, "Wafer-to-Wafer Alignment for Three-Dimensional Integration: A Review”", J. Microelectromech. Syst, 20(4), pp.885~ (2011)
- 강성근, "Fabrication and Challenges of Cu-to-Cu Wafer Bonding", 마이크로전자 및 패키징학회지, 19(2), pp.29~33 (2012), 한국마이크로전자및패키징학회
- A. H. Abdelnaby, "Numerical simulation of silicon wafer warpage due to thin film residual stresses", IEEE Workshop on Microelectronics and Electron Devices (WMED), pp.9~ (2013)
- Y. Kim, "Wafer warpage analysis of stacked wafers for 3D integration", Microelectronics Engineering, 89, pp.46~ (2012)