Cu-to-Cu 웨이퍼 적층을 위한 Cu CMP 특성 분석
Development of Cu CMP process for Cu-to-Cu wafer stacking
0
조회
0
다운로드
1
인용
0
참고문헌
키워드
초록
웨이퍼 적층 기술은 반도체 전·후 공정을 이용한 효과적인 방법으로 향후 3D 적층 시스템의 주도적인 발전방향이라고 할 수 있다. 웨이퍼 레벨 3D 적층 시스템을 제조하기 위해서는 TSV (Through Si Via), 웨이퍼 본딩, 그리고웨이퍼 thinning의 단위공정 개발 및 웨이퍼 warpage, 열적 기계적 신뢰성, 전력전달, 등 시스템적인 요소에 대한 연구개발이 동시에 진행되어야 한다. 본 연구에서는 웨이퍼 본딩에 가장 중요한 역할을 하는 Cu CMP (chemical mechanicalpolishing) 공정에 대한 특성 분석을 진행하였다. 8인치 Si 웨이퍼에 다마신 공정으로 Cu 범프 웨이퍼를 제작하였고, CuCMP 공정과 oxide CMP 공정을 이용하여 본딩 층 평탄화에 미치는 영향을 살펴보았다. CMP 공정 후 Cu dishing은 약180Å이었고, 웨이퍼 표면부터 Cu 범프 표면까지의 최종 높이는 약 2000Å이었다.
Abstract
Wafer stacking technology becomes more important for the next generation IC technology. It requires newprocess development such as TSV, wafer bonding, and wafer thinning and also needs to resolve wafer warpage, powerdelivery, and thermo-mechanical reliability for high volume manufacturing. In this study, Cu CMP which is the key processfor wafer bonding has been studied using Cu CMP and oxide CMP processes. Wafer samples were fabricated on 8” Siwafer using a damascene process. Cu dishing after Cu CMP and oxide CMP was 180Å in average and the total heightfrom wafer surface to bump surface was approximately 2000Å.
참고문헌 (18)
- R. S. List, "3D wafer stacking technology", AMC, 29~ (2002)
- M. K. Choi, "Ultra-thinned Si wafer processing for wafer level 3D packaging", J. KWJS, 26(1), pp.12~ (2008)
- P. Morrow, "Wafer-level 3D interconnects via Cu bonding", AMC, 125~ (2004)
- Y. Kim, "Wafer warpage analysis of stacked wafers for 3D integration", Microelectron. Eng, 89, pp.46~ (2012)
- B. Vandevelde, "Thermo-mechanics of 3D-wafer level and 3D stacked IC packaging technologies", IEEE EuroSimE, pp.1~ (2008)
- 오경환, "전력전달 및 분배 향상을 위한 Interconnect 공정 기술", 마이크로전자 및 패키징학회지, 19(3), pp.9~14 (2012), 한국마이크로전자및패키징학회[DOI]
- Y-S Tang, "Wafer-level Cu–Cu bonding technology", Microelectron. Reliab, 52, pp.312~ (2012)
- P. R. Morrow, "Three-dimensional wafer stacking via Cu–Cu bonding integrated with 65-nm strained-Si", low-k CMOS technology, 2006, pp.27(5), 335~
- A. Jourdain, "Simultaneous Cu-Cu and compliant dielectric bonding for 3D stacking of ICs", IEEE IITC, pp.207~ (2007)
- J. Q. Lu, "3D Integration using adhesive, metal, and metal", adhesive as wafer bonding interfaces, 2008, pp.1112(1), ~
- 조영학, "3D 적층 IC를 위한 웨이퍼 레벨 본딩 기술", 마이크로전자 및 패키징학회지, 20(1), pp.7~13 (2013), 한국마이크로전자및패키징학회[DOI]
- 강성근, "Fabrication and Challenges of Cu-to-Cu Wafer Bonding", 마이크로전자 및 패키징학회지, 19(2), pp.29~33 (2012), 한국마이크로전자및패키징학회
- 김은솔, "웨이퍼 레벨 3D Integration을 위한 Ti", Cu CMP 공정 연구, 2012, pp.19(3), 37~41[DOI]
- Cu CMP evaluation for 3D wafer stacking, "E. Kim", IUMRS-ICA, 003~, pp.MoP003 (2012)
- Y. Ein-Eli, "Review on copper chemicalmechanical polishing (CMP) and post-CMP cleaning in ultra large system integrated (ULSI)-An electrochemical perspective", Electrochimica Acta, 52, pp.1825~ (2007)
- K. Gurnett, "Ultra-thin semiconductor wafer applications and process", Adv. Semicon. Mag, 19(4), pp.36~40 (2006)
- Y-J Kang, "The effect of pH adjustor in Cu Slurry on Cu CMP", PacRim-CMP, pp.197~ (2004)
- F. Spaepen, "Interfaces and stresses in thin films", Acta mater, 48, pp.31~42 (2000)