3D-IC 전력 공급 네트워크를 위한 최적의 전력 메시 구조를 사용한 전력 범프와 TSV 최소화
Optimization of Power Bumps and TSVs with Optimized Power Mesh Structure for Power Delivery Network in 3D-ICs
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
3D-IC는 2D-IC와 비교하여 전력 공급 네트워크 설계 시에 더 큰 공급 전류와 더 많은 전력 공급 경로들 때문에 몇 가지 문제점을 가지고 있다. 전력 공급 네트워크는 전력 범프와 전력 TSV로 구성되고, 각 노드의 전압 강하는 전력 범프와 전력 TSV의 개수와 위치에 따라 다양한 값을 가지게 된다. 그래서 칩이 정상적으로 동작하기 위해서는 전압 강하 조건을 만족시키면서 전력 범프와 전력 TSV를 최적화하는 것이 중요하다. 본 논문에서는 3D-IC 전력 공급 네트워크에서 최적의 전력 메시 구조를 통한 전력 범프와 전력 TSV 최적화를 제안한다.
Abstract
3-dimensional integrated circuits (3D-ICs) have some problems for power delivery network design due to larger supply currents and larger power delivery paths compared to 2D-IC. The power delivery network consists of power bumps & through-silicon-vias (TSVs), and IR-drop at each node varies with the number and location of power bumps & TSVs. It is important to optimize the power bumps & TSVs while IR-drop constraint is satisfied in order to operate chip ordinarily. In this paper, the power bumps & TSVs optimization with optimized power mesh structure for power delivery network in 3D-ICs is proposed.
참고문헌 (5)
- Tsai, M.-C., "Through-Silicon Via Planning in 3-D Floorplanning", Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, PP(99), pp.1~10 (2010)
- Healy, Michael B., "Power delivery system architecture for many-tier 3D systems", Components and Technology Conference (ECTC), 2010 Proceedings 60th, pp.1682~1688 (2010)
- Jung, M.-G., "A study of IR-drop noise issues in 3D ICs with Through-Silicon-Vias", IEEE International 3D System Integration Conference, pp.1~7 (2010)
- Hung, W.-L., "Interconnect and Thermal-aware Floorplanning for 3D Microprocessor", Proceedings of International Symposium on Quality Electronic Design (ISQED), pp.98~104 (2006)
- Jang, M.-S., "Design Technology team, System LSI", Samsung Electronics Co., LTD