전치 증폭기 공유 기법을 이용한 8-bit 10-MSample/s Folding & Interpolation ADC
A 8-bit 10-MSample/s Folding & Interpolation ADC using Preamplifier Sharing Method
0
조회
0
다운로드
3
인용
0
참고문헌
키워드
초록
본 논문에서는 8bit 10Ms/s CMOS Folding and Interpolation ADC를 제안한다. 회로에 사용한 구조는 FR(Folding Rate)이 3, NFB(Number of Folding Block)가 4, IR(Interpolation rate)이 8이며, 제안된 전치 증폭기(Preamplifier) 공유 기법을 회로에 사용하여 같은 구조에서 요구하는 전치 증폭기 수를 절반으로 줄여서 전력소모와 유효면적을 줄이도록 설계하였다. 제안된 ADC는 0.35[um] CMOS 디지털 공정을 사용하여 제작하였고, 유효 칩 면적은 3.8[㎟] (1.8[㎜] x 2.11[㎜]) 이고, 3.3[V], 샘플링 주파수 10[MHz]에서 20[mA]의 DC 전류소모를 나타내었다. INL은 -0.57, +0.61 [LSB], DNL은 -0.4, +0.51 [LSB]으로 측정되었고 , 주파수 100[kHz] 정현파 입력신호에서 SFDR은 48.9[dB], SNDR은 47.9[dB](ENOB 7.6b)로 측정되었다.
Abstract
In this paper, a 8bit 10Ms/s CMOS Folding and Interpolation analog-to-digital convertor is proposed. The architecture of the proposed ADC is based on a Folding & Interpolation using FR(Folding Rate)=8, NFB(Number of Folding Block)=4, IR(Interpolation Rate)=8. The proposed ADC adopts a preamplifier sharing method to decrease the number of preamplifier by half comparing to the conventional ones. This chip has been fabricated with a 0.35[um] CMOS technology. The effective chip area is 1.8[㎜] x 2.11[㎜] and it consumes 20[mA] at 3.3 power supply with 10[MHz] clock. The INL is -0.57, +0.61 [LSB] and DNL is -0.4, +0.51 [LSB]. The SFDR is 48.9[dB] and SNDR is 47.9[dB](ENOB 7.6b) when the input frequency is 100[kHz] at 10[MHz] conversion rate.
참고문헌 (17)
- Taft R.C., "A 1. 8-V 1. 6-Gsample", s 8-b self-calibrating folding ADC with 7. 26 ENOB at Nyquist frequency, 2004, 2107~2115
- Oza S., "Low Voltage, Low Power Folding Amplifier for Folding & Interpolating ADC", ARTCom, International Conference, pp.178~182 (2009)
- Jungho Lee, "A 7b 1GS", s 60mW folding ADC in 65nm CMOS, 2010, 338~341
- Oza S., "low power folding & interpolating adc using 0. 18um technology", ACE, International Confeerence, pp.54~58 (2010)
- 손찬, "1.8V 12-bit 10MSPS Folding", Interpolation CMOS Analog-to-Digital Converter의 설계, 2008, pp.45(11), 13~20[DOI]
- Jungho Lee, "A 7b 1GS", s 60mW Folding ADC in 65nm CMOS, 2010, 338~341
- 정승휘, "1.8V 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS A", D 변환기의 설계, 2006, pp.43(5), 1~10[DOI]
- R. Plassche, "An 8-bit 100-MHz Full-Nyquist Analog-to-Digital Converter", IEEE JSSC, pp.1334~1344 (1988)
- Michael P. Flyn, "CMOS Folding A", D Converters with Current-Mode Interpolation, 1996, 1248~1257
- Yoo Sam Na, "Design of a 3.3V 8-bit 200MSPS CMOS Folding", Interpolation ADC, 2001, pp.38(3), 44~50
- David A. Johns, "Analog Integrated Circuit Design", pp.304~370 (1996), John Wiley & Sons, Inc
- 최동귀, "새로운 디지털 인코딩 기법을 적용한 8비트 1GS", s 프랙셔널 폴딩-인터폴레이션 ADC, 2013, pp.50(1), 137~147[DOI]
- Taft R.C., "A 1.8 V 1.0 GS", s 10b Self-Calibrating Unified-Folding-Interpolating ADC With 9.1 ENOB at Nyquist Frequency, 2009, 3294~3304
- Rudy van de Plassch, "CMOS Integrated Analog to Digital and Digital-Analog Converter", pp.128~130 (2003), Kluwer Academic Publishers
- 이돈섭, "트랜지스터 차동쌍 폴딩 기법을 적용한 250-MSamples", s 8-비트 폴딩 아날로그-디지털 변환기의 설계, 2004, pp.41(11), 999~1006[DOI]
- Hui Pan, "Signal folding in A", D converters, 2004, 3~14
- 이기준, "고속 플래시 AD 변환기를 위한 Successive Selection Encoder의 Logical Effort에 의한 설계", 전자공학회논문지 - SD, 42(4), pp.261~268 (2005), 대한전자공학회