상위 6비트를 공유하는 12 비트 SAR A/D 변환기
12-bit SAR A/D Converter with 6MSB sharing
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 IoT 센서 처리를 위한 1.8V 공급전압의 CMOS SAR(Successive Approximation Register) A/D 변환기를설계하였다. 본 논문에서 2개의 A/D 변환기를 병렬로 사용하여 샘플링 속도를 향상시킨 12비트 SAR A/D 변환기를 제안한다. 2개의 A/D 변환기 중 1개의 A/D 변환기는 12자리 비트를 모두 결정하고, 또 다른 A/D 변환기는 다른 A/D 변환기의 상위 6비트를 그대로 사용하여 전력소모와 스위칭 에너지를 최소화하였다. 두 번째 A/D 변환기는 상위 6비트를 결정하지 않기때문에 컨트롤 회로와 SAR 로직이 필요하지 않아 면적을 최소화하였다. 또한 스위칭 에너지는 커패시터 용량과 C-DAC 내전압 변화가 클수록 값이 커지는데 두 번째 A/D 변환기는 상위 6비트를 결정하지 않아 스위칭 에너지를 줄일 수 있다. 또한커패시터 내 스플릿 커패시터 용량을 유닛 커패시터 용량과 동일하게 회로를 구성하여 C-DAC 내 공정오차를 줄일 수 있다. 제안하는 SAR A/D 변환기는 180nm CMOS 공정을 이용하여 설계하였고, 1.8V의 공급전압, 10MS/s의 변환속도, 10.2비트의ENOB(Effective Number of Bit)이 측정되었다. 핵심 블록의 면적은 600X900, 총 전력소모는 79.58W, FoM(Figure ofMerit)는 6.716fJ/step로 확인할 수 있다.
Abstract
In this paper, CMOS SAR (Successive Approximation Register) A/D converter with 1.8V supply voltage is designedfor IoT sensor processing. This paper proposes design of a 12-bit SAR A/D converter with two A / D converters inparallel to improve the sampling rate. A/D converter1 of the two A/D converters determines all the 12-bit bits, andanother A/D converter2 uses the upper six bits of the other A/D converters to minimize power consumption andswitching energy. Since the second A/D converter2 does not determine the upper 6 bits, the control circuits and SARLogic are not needed and the area is minimized. In addition, the switching energy increases as the large capacitorcapacity and the large voltage change in the C-DAC, and the second A/D converter does not determine the upper 6 bits,thereby reducing the switching energy. It is also possible to reduce the process variation in the C-DAC by proposedstructure by the split capacitor capacity in the C-DAC equals the unit capacitor capacity. The proposed SAR A/Dconverter was designed using 0.18um CMOS process, and the supply voltage of 1.8V, the conversion speed of 10MS/s,and the Effective Number of Bit (ENOB) of 10.2 bits were measured. The area of core block is 600X900, the totalpower consumption is 79.58W, and the FOM (Figure of Merit) is 6.716fJ / step.
참고문헌 (7)
- Takamoto Watanabe, "Sensor", RF digitization for IoT applications using all digital very scalable ADC TAD, 2017, 22~24
- Qing Liu, "A 400-MS", s 10-b 2-b, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, pp.2017, 25(12)[DOI]
- Chi-Hang Chan, "A Two-Way Interleaved 7-b 2.4-GS", s 1-Then-2 b, IEEE Journal of Solid-State Circuits, pp.2018, 53(3)[DOI]
- Wan Kim, "A 0.6 V 12 b 10 MS", s Low-Noise Asynchronous SAR-Assisted Time-Interleaved SAR (SATI-SAR) ADC, 2016, pp.51(8), 1826~1839[DOI]
- Chun-Cheng Liu, "A 10-bit 50-MS", s SAR ADC With a Monotonic Capacitor Switching Procedure, 2010, pp.45(4), 731~740[DOI]
- Wei Tung, "An Energy-Efficient 11-bit 10-MS", s SAR ADC with Monotonic Switching Split Capacitor Array, 2018 (2018), 1~5
- Yung-Hui Chung, "A 10-bit 100-MS", s 2b, 2017 International Conference on Electron Devices and Solid-State Circuits (EDSSC), pp.2017[DOI]