시간-보간법을 활용한 5-bit FLASH ADC
5-bit FLASH A/D Converter Employing Time-interpolation Technique
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 연구는 시간-보간법을 적용한 FLASH analog-to-digital converter (ADC)에 관한 것이다. 시간-보간법은 기존의 FLASH ADC에서 요구되는 전압영역 비교기의 개수를 줄일 수 있으며 이 따른 전력 소모 및 칩 면적의 절약을 기대할 수 있다. 본 연구에서는 5-bit, 즉 31개의 양자화 레벨을 갖는 ADC를 설계 및 구현하였으며, 16개의 양자화 레벨은 기존의 전압영역 비교기 방식을 유지하고, 나머지 15개의 양자화 레벨은 시간영역 비교기를 통하여 처리되도록 구성하여, 기존 5-bit FLASH ADC 대비 전압영역 비교기의 숫자를 48.4% 줄일 수 있었다. 시제품은 14 nm Fin Field-effect transistor (FinFET) 공정으로 제작되었으며 구현면적은 0.0024 mm2, 전력소모는 0.8 V 전원전압에서 0.82 mW로 측정되었으며, 400 MS/s의 변환속도 21 MHz 정현파 입력에 대하여 ADC는 28.03 dB의 신호-대-잡음비 (SNDR), 즉 4.36 유효비트(ENOB)의 성능을 보였다.
Abstract
A time-interpolation technique has been applied to the conventional FLASH analog-to-digital converter (ADC) to increase a number of quantization level, thus it reduces not only a power dissipation, but also minimize an active chip area. In this work, we demonstrated 5-bit ADC which has 31 quantization levels consisting of 16 conventional voltage-mode comparators and 15 time-mode comparators. As a result, we have achieved about 48.4% voltage-mode comparator reductions. The ADC is fabricated in a 14nm fin Field-effect transistor (FinFET) process with an active die area of 0.0024 mm2 while consuming 0.82 mW through a 0.8 V supply. At 400-MS/s conversion rate, the ADC performs 28.03 dB SNDR (4.36 ENOB) at 21MHz input frequency.
참고문헌 (10)
- Y.-K. Cho, "A low-power continuoustime delta-sigma modulator using a resonant single op-amp third-order loop filter", IEEE Trans. Circuits Syst. II, Exp. Briefs, pp.854~858 (2017)[DOI]
- Y.-K. Cho, "A 10-bit 30-MS", s successive approximation register analog-todigital converter for low-power sub-sampling applications, 2011, 1335~1342[DOI]
- Y.-D. Jeon, "A dual-channel pipelined ADC with sub-ADC based on flash–SAR architecture", IEEE Trans. Circuits Syst. II, Exp. Briefs, pp.741~745 (2012)[DOI]
- P. Scholtens, "A 6 bit 1.6GS", s flash ADC in 0.18 μm CMOS using averaging termination, 2002, 168~457
- X. Jiang, "A 2 GS", s 6b ADC in 0.18 μm CMOS, 2003, 322~497
- Z. Cao, "A 32 mW 1.25 GS", s 6 b 2 b, ISSCC Dig. Tech. Papers, pp.2008[DOI]
- J.-W. Nam, "A 12-bit 1.6, 3.2, and 6.4GS", s 4-b, IEEE J. Solid-State Circuits, pp.2018[DOI]
- H. Wei, "An 8-b 400-MS", s 2-b-per-cycle SAR ADC with resistive DAC, 2012, 2763~2772
- H. J. M. Veendrick, "The behavior of flip-flops used as synchronizers and prediction of their failure rate", IEEE J. Solid-State Circuits, pp.169~176 (1980)[DOI]
- J. W. Nam, "A 12.8-Gbaud ADC-based Wireline Receiver with Embedded IIR Equalizer", IEEE J. Solid-State Circuits, pp.557~566 (2020)[DOI]