논문KCI 등재
DDR SDRAM을 위한 저전압 1.8V 광대역 50~500MHz Delay Locked Loop의 설계
Design of Low Voltage 1.8V,Wide Range 50~500MHz Delay Locked Loop for DDR SDRAM
0
조회
0
다운로드
0
인용
0
참고문헌
주제분류컴퓨터학
관련 논문AI추천
안티-바운드리 스위칭 디지털 지연고정루프김종선, 윤준섭한국전기전자학회 · 전기전자학회논문지2017 · 제21권 제4호A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18µm CMOS강진구, 김태호, 이석원, 이승원한국전기전자학회 · 전기전자학회논문지2010 · 제14권 제1호드레인 정규화 감지회로를 이용한 차동 PLL 설계 및 차동 공정보상기법서범수, 조현묵한국전기전자학회 · 전기전자학회논문지2005 · 제9권 제1호A Random and Systematic Jitter Suppressed DLL-Based Clock Generator with Effective Negative Feedback Loop안성진, 최영식반도체설계교육센터 · IDEC Journal of Integrated Circuits and Systems2017 · 제3권 제1호DLL을 이용한 다중 변조 비율 확산대역클록 발생기김태진, 신대중, 유병재, 조현묵한국전기전자학회 · 전기전자학회논문지2011 · 제15권 제1호LPDDR2 메모리 컨트롤러를 위한 830-Mb/s/pin 송수신기 칩 구현송창민, 이종혁, 장영찬한국전기전자학회 · 전기전자학회논문지2022 · 제26권 제4호