드레인 정규화 감지회로를 이용한 차동 PLL 설계 및 차동 공정보상기법
Regulated Drain Detection and Its Differential PLL Application to Compensate Processes
1
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문은 공정변화를 검출하여 회로에 반영 및 보상하는 드레인 정규화 검출(regulated drain detection) 방식과 차동 VCO 에 적용하는 기법을 제안하였으며, 제안된 방식과 기법을 검증하기 위하여 저 전압 차동 PLL을 제작하여 그 성능을 검증하였다. 제안된 드레인 정규화 검출 방식과 이를 차동적으로 응용하여 설계된 저-지터 차동 PLL은 실제로 0.18μm 1-폴리 3-메탈 공정으로 제작되었으며 공정변화에 따른 여러 가지 공정 코너(corner)에 대한 VCO의 동작을 다양한 모의실험을 통하여 검증하였다. 제작된 PLL은 80MHz 240MHz의 동작범위를 가지며 전체 die size는 내부 루르필터를 포함하여 330μm x 380μm 이다. 1.8V 공급전압 일때 모든 동작주파수에 대한 트랙킹 지터 특성은 150psec peak-to-peak 이하로 안정적인 성능을 보였다.
Abstract
A process variation compensation method called "regulated drain detection" is proposed. This paper also shows the how this newly invented method is applied to a typical differential PLL. The proposed RDD(regulated drain detection) and its PLL application has been designed and tested in a 0.18μm 1-poly 3-metal plain digital process so that its stable performance and higher yield can be proven. The implemented PLL aimed to the operation range of 80MHz - 240MHz and the total die size is only 330μm x 380μm including the internal loop filter. The tracking jitter characteristics is measured to less than 150 peak-to-peak under 1.8V supply rail.
참고문헌 (10)
- Frank Herzel, "A Study of Oscillator Jitter Due to Supply and Substrate Noise", pp.46~
- Behzad Razavi, "Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits" (1999)
- Behzad Razavi, "Design of Analog CMOS Integrated Circuits" (2001)
- C. G. Sodini,P.K.Ko,and J. L. Moll, "The effect of High Fields on MOS Device and Circuit Performance", 31, pp.~1984
- P. K. Ko, "Approaches to Scaling", pp.1~35 (1998), Academic Press
- B. Lai, "A monolithic 622Mb", s clock extraction data retiming circuit, feb.1991, 144~145
- Seema Butala Anand, "A CMOS Clock Recovery Circuit for 2.5-Gb", s NRZ Data, pp432-439200103, ~
- B. Hosticka, "Improvement of the Gain of MOS Amplifiers IEEE Journal of Solid-State circuits", sc-14, pp.1111~1114
- K. Bult, "A Fast-Settling CMOS Opamp for SC Circuits with 90dB DC Gain IEEE Journel of Solid-State Circuits", 25, pp.~1384
- E. Sckinger, "IEEE Journel of Solid-State Circuits", 25, pp.~298