ABL 범프를 이용한 마이크로 플립 칩 공정 연구
Study of micro flip-chip process using ABL bumps
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
차세대 전자 소자 기술에서 전력전달은 소자의 전력을 낮추고 발열로 인한 문제 해결을 위해서 매우 중요한기술로 대두되고 있다. 본 연구에서는 직사각형 ABL 전력 범프를 이용한, Cu-to-Cu 플립 칩 본딩 공정의 신뢰성 문제에대해 살펴보았다. 다이 내 범프 높이 차이는 전기도금 후 CMP 공정을 진행했을 경우 약 0.3~0.5 μm 이었고, CMP 공정을 진행하지 않았을 경우는 약 1.1~1.4 μm으로 나타났다. 또한 면적이 큰 ABL 전력 범프가 입출력 범프 보다 높이가 높게 나타났다. 다이 내 범프 높이 차이로 인해 플립 칩 본딩 공정 시 misalignment 문제가 발생하였고, 이는 본딩 quality에도 영향을 미쳤다. Cu-to-Cu 플립 칩 공정을 위해선 다이 내 범프 높이 균일도와 Cu 범프의 평탄도 조절이 매우 중요한 요소라 하겠다.
Abstract
One of the important developments in next generation electronic devices is the technology for power deliveryand heat dissipation. In this study, the Cu-to-Cu flip chip bonding process was evaluated using the square ABL powerbumps and circular I/O bumps. The difference in bump height after Cu electroplating followed by CMP process was about0.3~0.5 μm and the bump height after Cu electroplating only was about 1.1~1.4 μm. Also, the height of ABL bumpswas higher than I/O bumps. The degree of Cu bump planarization and Cu bump height uniformity within a die affectedsignificantly on the misalignment and bonding quality of Cu-to-Cu flip chip bonding process. To utilize Cu-to-Cu flipchip bonding with ABL bumps, both bump planarization and within-die bump height control are required.
참고문헌 (14)
- 오경환, "전력전달 및 분배 향상을 위한 Interconnect 공정 기술", 마이크로전자 및 패키징학회지, 19(3), pp.9~14 (2012), 한국마이크로전자및패키징학회[DOI]
- N. H. Khan, "Power Delivery Design for 3-D ICs Using Different Through-Silicon Via (TSV) Technologies", IEEE Trans. VLSI systems, 19(4), pp.647~ (2011)
- R. Plieninger, "Modern IC packaging trends and their reliability implications", Microelectron. Reliab., 46(9), pp.1868~ (2006)
- K. Oh, "Fabrication of Advanced Bump Layer for IC Power Delivery", Journal of Nanoscience and Nanotechnology, 13(1), pp.6447~6450 (2013), American Scientific Publishers
- M. Ketkar, "A microarchitecture based framework for pre- and post-silicon power delivery analysis", Microarchitecture, 42, pp.179~ (2009)
- N. H. Khan, "System level comparison of power delivery design for 2D and 3D ICs 3D System Integration", IEEE 3DIC, Osaka, Japan, 28, pp.1~ (2009)
- M. Budnik, "A Power Delivery and Decoupling Network Minimizing Ohmic Loss and Supply Voltage Variation in Silicon Nanoscale Technologies", IEEE Trans. VLSI Systems, 14(12), pp.1336~ (2006)
- G. Schrom, "Feasibility of Monolithic and 3D-Stacked DC-DC Converters for Microprocessors in 90 nm Technology Generation", ISLPED, 9, pp.263~ (2004)
- 송인협, "Cu-to-Cu 웨이퍼 적층을 위한 Cu CMP 특성 분석", 마이크로전자 및 패키징학회지, 20(4), pp.81~85 (2013), 한국마이크로전자및패키징학회[DOI]
- E. Malysha, "Modeling the deposit thickness distribution in Cu electroplating of semiconductor wafer interconnects", Proc. of the AIChE, pp.16~ (2003)
- 강성근, "Fabrication and Challenges of Cu-to-Cu Wafer Bonding", 마이크로전자 및 패키징학회지, 19(2), pp.29~33 (2012), 한국마이크로전자및패키징학회[DOI]
- R. Stengl, "A model for the silicon wafer bonding process", Jpn. J. Appl. Phys., 28(1), pp.1735~ (1989)
- P. Gueguen, "Copper direct bonding characterization and its interests for 3D integration", J. Electrochem. Soc., 156(10), pp.H772~ (2009)
- 김은솔, "웨이퍼 레벨 3D Integration을 위한 Ti", Cu CMP 공정 연구, 2012, pp.19(3), 37~41[DOI]