캐패시터 에러가 보상된 13-b SAR ADC
Capacitor Error Compensated 13-b SAR ADC
1
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문에서는 극소전력 센서를 위한 13-b successive approximation register(SAR) 아날로그 디지털 변환기(ADC)에 대하여 다룬다. 디지털 아날로그 변환기의 두 개의 동일한 캐패시터 뱅크의 role-swapping을 통하여 캐패시터 에러를 보정할 수 있다. 제안된 ADC는 0.13um standard CMOS 공정으로 제작되었다. 0.5V의 공급 전압을 사용하였고, 변환 범위는 rail-to-rail, 40kS/s의 샘플링 레이트에서 1.47uW의 전력을 소모한다. Figure-of-Merit(FOM)은 17.9 fJ/conversion-step이며 ENOB는 11-b 이다.
Abstract
A 13-b successive approximation analog-to -digital converter (ADC) is presented for ultra -low-power sensor interface. Capacitor error compensation is achieved by swapping the roles of two identical capacitor banks in DAC. The ADC is implemented in a standard 0.13‑μm CMOS. With a single supply voltage of 0.5 V and a rail-to-rail conversion range, ADC dissipates 1.47 μW at a sampling rate of 40 kS/s. It shows an FoM of 17.9 fJ/conversion-step with ENOB of 11.0-b.
참고문헌 (14)
- S. Lee, "A 1.3μW 0.6V 8.7-ENOB successive approximatio n ADC in a 0.18μm CMOS", VLSI circuits Dig. Tech. Papers, pp.242~243 (2009)
- A. Agnes, "A 9.4-ENOB 1V 3.8μW 100kS", s SAR ADC with time-domain comparator, 2008, 246~247
- N. Verma, "A 25μW 100kS", s 12b ADC for Wireless Micro-Sensor Applications, 2006, 222~223
- P. Harpe, "A 30fJ", conversion-step 8b0- to-10MS, ISSCC Dig. Tech. Papers, pp.2010[DOI]
- "ADC Performance Survey 1997-2013"[URL]
- P. Harpe, "A 2.2", 2.7fJ, 12bit 40kS, pp.s SAR ADC with Data-Driven Noise Reduction, SSCC Dig. Tech. Papers[DOI]
- M. Yoshioka, "A 10b 50MS", s 820 μW SAR ADC with on-chip digital calibration, 2010, 384~385
- Y. Chen, "Split capacitor DAC mismatch calibration in successive approximation ADC", Proc. CICC, pp.279~282 (2010)
- J. Um, "A Digital-Domain Calibration of Split-Capacitor DAC for a Differential SAR ADC Without Additional Analog Circuits", IEEE Trans. Circuits Sys. I, Reg. Papers, 60(11), pp.2845~2856 (2013)
- W. Liu, "A 12b 22.5", 45MS, ISSCC Dig. Tech. Papers, pp.2010[DOI]
- V. Giannini, "An 820mW 9b 40MS", s Noise-Tolerant Dynamic SAR ADC in 90nm Digital CMOS, 2008, 238~239
- T. Morie, "A 71dB-SNDR 50MS", s 4.2mW CMOS SAR ADC by SNR Enhancement Techniques Utilizing Noise, 2013, 272~273
- R. Kapusta, "A 14b 80MS", s SAR ADC with 73.6dB SNDR in 65nm CMOS, 2013, 472~473
- Y. Chung, "A 24mW 12b 1MS", s 68.3dB SNDR SAR ADC with Two-Step Decision DAC Switching, 2013, 1~4