가스 및 압력조건에 따른 Annealing이 Tunneling FET의 전기적 특성에 미치는 영향
Effects of Annealing Gas and Pressure Conditions on the Electrical Characteristics of Tunneling FET
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 다양한 열처리(annealing) 조건에서 tunneling field effect transistor(TFET)의 전기적 특성을 연구 하였다. TFET 샘플은 수소 혼합 가스(4 %) 및 중수소(D2) 혼합 가스 (4 %)를 사용하여 열처리를 진행하였으며 측정은 노이즈 차폐실에서 진행되었다. 실험 결과, 열처리 전과 비교하여 열처리 공정 후에 subthreshold slope(SS)이 33 mV / dec만큼 감소함을 확인할 수 있었다. 그리고 측정 온도 범위에서 온도가 증가할수록 VG = 3V 조건에서 10 기압의 중수소 혼합 가스에 대해평균 31.2 %의 노이즈가 개선됨을 확인할 수 있었다. D2 혼합 가스로 메탈 증착 후 열처리 공정(post metal annealing)을 실시한 결과, ID = 100 nA 조건에서 평균 30.7 %의 노이즈가 감소되었음을 확인할 수 있다.
Abstract
In this paper, the electrical characteristics of tunneling field effect transistor(TFET) was studied for different annealingconditions. The TFET samples annealed using hydrogen forming gas(4 %) and Deuterium(D2) forming gas(4 %). All themeasurements were conducted in noise shielded environment. The results show that subthreshold slope(SS) decreased by33 mV/dec after annealing process compared to before annealing. Under various temperature range, the noise is improvedby average of 31.2 % for 10 atm Deuterium gas at VG = 3 V condition. It is also noticed that, post metal annealing withD2 gas reduces the noise by average of 30.7 % at ID = 100 nA condition.
참고문헌 (9)
- K. P. Cheung., "On the 60 mV", dec@ 300 K limit for MOSFET subthreshold swing, 2010, 72~73
- D.J. Frank, "Device scaling limits of Si MOSFETs and their application dependencies", Proceedings of the IEEE, 89(3), pp.259~288 (2001), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- D. Jimenez, "Modeling of Nanoscale Gate-All-Around MOSFETs", IEEE Electron Device Letters, 25(5), pp.314~316 (2004), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- B. Yu, "FinFET scaling to 10 nm gate length", Digest. International Electron Devices Meeting, pp.251~254 (2002)
- S. M. Turkane, "Review of tunnel field effect transistor(TFET)", International Journal of Applied Engineering Research, 11(7), pp.4922~4929 (2016)
- P. Chuang, "All-electric all-semiconductor spin field-effect transistors", Nature nanotechnology, 10(1), pp.35~ (2015)
- Q. Huang, "Deep insights into low frequency noise behavior of tunnel FETs with source junction engineering", 2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers, pp.1~2 (2014)
- Rino Choi, "Effects of deuterium anneal on MOSFETs with HfO2 gate dielectrics", IEEE Electron Device Letters, 24(3), pp.144~146 (2003), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Yingxin Qiu, "A Comparative Study on the Impacts of Interface Traps on Tunneling FET and MOSFET", IEEE Transactions on Electron Devices, 61(5), pp.1284~1291 (2014), Institute of Electrical and Electronics Engineers (IEEE)[DOI]