Digital PFC Controller를 위한 Algorithmic ADC 설계
Design of a Algorithmic ADC for Digital PFC Controller
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 Digital PFC Controller에 적합한 11비트 100KS/s의 Algorithmic ADC를 설계하였다. 설계한 Algorithmic ADC는 PFC controller에 적합한 11비트 해상도를 만족하면서 반복적인 순환구조의 동작으로 인해 전체 크기를 줄일 뿐 아니라 소비 전류를 최소화 할 수 있다. 본 논문의 Algorithmic ADC는 0.18um 1Poly-3Metal의 CMOS 공정으로 제작 되었으며 100KS/s의 동작 속도에 SNDR 66.7dB, ENOB 10.78비트의 성능을 가진다. 또한 소비전류는 5V 전원 전압에서 780uA이며 설계된 ADC의 칩 면적은 0.27mm2이다.
Abstract
A 11b 100KS/s Algorithmic ADC for Digital PFC controller is proposed. The proposed Algorithmic ADC structure for 11bit resolution is based on a cyclic architecture to reduce chip area and power consumption. The prototype Algorithmic ADC implemented with a 0.18um 1Poly-3Metal CMOS process shows a SNDR 66.7dB and ENOB 10.78bits. And the current consumption is about 780uA at 100KS/s and 5V. The occupied active die area is 0.27mm2.
참고문헌 (9)
- 유성목, "3중 모드 DC-DC 벅 변환기 설계", 전기전자학회논문지, 15(2), pp.134~142 (2011), 한국전기전자학회
- Seong-Mok Yu, "Load Adaptive Control for Mixed-signal PFC Control IC", Power Electronics and Drive Systems, 1222~1227 (2009)
- B. Razavi, "Principles of Data Conversion System Design" (1995), IEEE Press
- P. E. Allen, "CMOS Analog Circuit Design", 2nDesign of a Algorithmic ADC for Digital PFC Controllerd ed, ~ (2002)
- O. E. Erdogan, "A 12-b digital-background-calibrated algorithmic ADC with-90 dB THD", IEEE International Solid-State Circuits Conference, pp.316~317 (1999)
- P. W. Li, "A ratio-independent algorithmic analog-to-digital conversion technique", IEEE Journal of Solid-State Circuits, 19(6), pp.828~836 (1984)
- C. C. Shih, "IEEE Transactions on Circuits and Systems", IEEE Transactions on Circuits and Systems, 30(10), pp.772~774 (1983)
- B. Ginetti, "A CMOS 13-b cyclic RSD A", D converter, 1992, pp.27(7), 957~964
- Nagari, A, "A 2.7V 350μW 11-b algorithmic analogue-to-digital converter with single-ended multiplexed inputs", Design, Automation and Test in Europe Conference and Exhibition, 1, pp.76~81 (2004)