싱글 슬로프 비트 이동 방법을 사용한 12~14-bit 재구성 가능 SAR-SS 하이브리드 ADC 설계
Design of Reconfigurable 12~14-bit Hybrid SAR-SS Analog to Digital Converter with SS Bit Shifting Method
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문은 생체 전기 신호 처리를 위한 저전력 고해상도의 재구성 가능한 하이브리드 ADC를 제안한다. 제안하는 ADC는 최상위비트(MSB)를 처리하는 SAR ADC와 최하위 비트(LSB)를 처리하는 싱글 슬로프 ADC로 구성되어 있다. 싱글 슬로프 ADC의 해상도에 따라 기하급수적으로 증가하는 샘플링 속도 문제를 해결하기 위해, SAR ADC는 8~10비트로 재구성 가능하도록 설계되었으며,싱글 슬로프 ADC는 4비트 해상도로 구성되었다. 이러한 해상도 재구성을 위해, 싱글 슬로프 ADC의 4비트 디지털 코드를 SARADC의 해상도에 맞추기 위해 비트 이동 연산을 수행하는 비트 이동 방식을 구현하였다. 제안된 ADC는 CMOS 28nm 1-poly8-metal 공정을 사용하여 설계되었으며, 레이아웃 면적은 1180um × 550um이다. 시뮬레이션 결과에서 전력 소모는 32.7uW로,이는 아날로그 전력 24.8uW와 디지털 전력 7.9uW를 포함한다. INL/DNL은 각각 ±1.5LSB / ±1.5LSB이다. ENoB와 FoM은 각각 11.9비트와 25.6fJ/step으로 측정되었다.
Abstract
This paper proposes a low-power, high-resolution reconfigurable hybrid ADC for bio-electrical signal processing. The proposed ADC contains a SAR ADC designed to be reconfigurable with a resolution of 8 to 10 bits for themost significant bit (MSB) and a 4-bit single-slope ADC for the least significant bit (LSB). The resolutionreconfiguration is implemented by performing bit shifting operations to align the 4-bit resolution of thesingle-slope ADC with the resolution of the SAR ADC. The proposed ADC is designed using a CMOS 28nm 1-poly8-metal process, and the layout area is 1180um × 550um. Simulation results demonstrate a power consumption of32.7uW, which includes 24.8uW for analog power and 7.9uW for digital power. The INL/DNL measures ±1.5LSB /±1.5LSB, respectively. The ENoB and FoM are measured to be 11.9 bits and 25.6fJ/step, respectively.
참고문헌 (7)
- 임신일, "생체신호 측정을 위한 아날로그 전단 부 회로 설계", 전자공학회논문지, 50, pp.130~138 (2013), 대한전자공학회
- Jianwen Ding, "A Novel Front-End Design for Bioelectrical Signal Wearable Acquisition", IEEE Sensors Journal, 19(18), pp.8009~8018 (2019), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Hyunchul Yoon, "A 65-dB-SNDR Pipelined SAR ADC Using PVT-Robust Capacitively Degenerated Dynamic Amplifier", IEEE Journal of Solid-State Circuits, 58(4), pp.961~971 (2023), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Young-Ha Hwang, "A Fully Passive Noise-Shaping SAR ADC Utilizing Last-Bit Majority Voting and Cyclic Dynamic Element Matching Techniques", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 30(10), pp.1381~1390 (2022), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Hanrui Zhang, "A 2.5-MHz BW, 75-dB SNDR Noise-Shaping SAR ADC With a 1st-Order Hybrid EF-CIFF Structure Assisted by Unity-Gain Buffer", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 30(12), pp.1928~1932 (2022), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Min-Kyu Kim, "An Area-Efficient and Low-Power 12-b SAR", Single-Slope ADC Without Calibration Method for CMOS Image Sensors, 2016, pp.63(9), 3599~3604[DOI]
- Chun-Cheng Liu, "A 12 bit 100 MS", s SAR-Assisted Digital-Slope ADC, 2016, pp.51(12), 2941~2950[DOI]