블록 매핑 기반으로 일괄처리하는 쓰기 버퍼에서 버퍼 관리 정책이 성능에 미치는 영향 분석
Analysis of the Impact of Buffer Management Policies on Performance in Batch Processing Write Buffers Based on Block Mapping
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
낸드 플래시 메모리 기반 저장장치는 비대칭의 데이터 처리 단위와 쓰기 전 소거(Erase Before Write)의 물리 적 특징이 있다. 따라서 이러한 문제를 감추고 일반적인 저장장치와 동일하게 사용하기 위해 논리적인 주소와 물리적인 주소를 분할하여 관리하는 플래시 전환 계층(Flash Transfer Layer, FTL)을 사용한다. 최근에는 성능이 최적화된 페이 지 매핑 기법을 널리 사용하고 있다. 그러나 이 방법은, 저장장치의 용량이 증가할수록 논리적 주소와 물리적 주소를 매핑하는 매핑 정보가 과도하게 증가하는 문제가 있다. 이를 해결하기 위해 매핑 정보의 오버헤드를 줄이기 위한 연구 들이 진행되고 있다. 특히, 블록 매핑을 기반으로 쓰기 버퍼에 데이터를 모아서 일괄처리하는 연구는 매핑 정보의 오버 헤드 뿐만 아니라 블록 매핑 기법의 성능 문제도 개선한 연구이다. 그러나 일괄처리 되는 블록을 선정하기 위한 버퍼 관리 정책을 최적화 하기 위한 연구가 필요하다. 따라서 본 연구에서는 블록 단위로 일괄처리하는 쓰기 버퍼 환경에서 버퍼 교체 알고리즘이 시스템 성능에 미치는 영향을 분석하였다. 기존의 LRU, FIFO와 같은 전통적인 교체 알고리즘 외에도 낸드 플래시 메모리의 특성을 고려한 새로운 교체 전략들을 제안하고 실험을 통해 성능을 평가하였다. 실험을 통해 버퍼 교체 정책이 성능에 미치는 영향을 분석하고 최적화 된 버퍼의 크기와 버퍼 교체 정책의 연구 방향을 제시한다.
Abstract
NAND flash memory-based storage devices have asymmetric data processing units and the physical characteristic of erase before write. Therefore, in order to hide these issues and use them in the same way as general storage devices, a flash transfer layer (FTL) is used to manage logical addresses and physical addresses separately. Recently, performance-optimized page mapping techniques have been widely used. However, this method has the problem of excessive increase in mapping information for mapping logical addresses to physical addresses as the storage device capacity increases. To solve this problem, research is being conducted to reduce the overhead of mapping information. In particular, research on batch processing by collecting data in a write buffer based on block mapping has improved not only the overhead of mapping information but also the performance issues of block mapping techniques. However, further research is needed to optimize the buffer management policy for selecting blocks to be batch processed. Therefore, this study analyzed the impact of buffer replacement algorithms on system performance in a write buffer environment that processes data in blocks. In addition to traditional replacement algorithms such as LRU and FIFO, this study proposes new replacement strategies that consider the characteristics of NAND flash memory and evaluates their performance through experiments. Through experimentation, we analyze the impact of buffer replacement policies on performance and propose research directions for optimizing buffer size and buffer replacement policies.