2개의 밑수를 이용한 Flash A/D 변환기
A New Flash A/D Converter Adopting Double Base Number System
0
조회
0
다운로드
2
인용
0
참고문헌
초록
본 논문에서는 디지털 신호를 실시간으로 처리하기 위한 TIQ 방식의 Flash 6-bit ADC 회로를 설계하였다. 새로운 논리회로 설계나 소자들의 근접 배치로 ADC의 속도를 향상시키는 대신에 새로운 코드를 이용하여 DSP의 처리능력을 높이도록 하였다. 제안한 코드는 ADC의 출력으로 이진수를 제공하지 않고 2와 3진법을 동시에 사용하는 Double Base Number System(DBNS)방법이다. 전압은 기존의 이진수를 표시하는 방법과 동일하지만, 밑수로 2와 3의 두개를 동시에 사용하여 합의 형태로 표현하는 방법이다. DBNS 표현법은 곱셈기와 가산기를 이용하지 않고 연산을 좌우로 이동하여 연산을 신속히 처리할 수 있다. 디지털 신호처리에서 사용하는 DBNS는 합의 수가 적도록 Canonical 표현을 구하는 알고리즘을 사용하지만, A/D 변환기에서는 Fan-In 문제가 발생하여 균일한 분포를 이루도록 하는 새로운 알고리즘을 개발하였다. HSPICE를 이용한 ADC의 시뮬레이션 결과 0.18um 공정에서 최고 동작속도는 1.6 GSPS이며 최대 소비전력은 38.71mW이였다.
Abstract
This paper presents a new TIQ based CMOS flash 6-bit ADC to process digital signal in real time. In order to improve the conversion speed of ADC by designing new logic or layout of ADC circuits, a new design method is proposed in encoding logic circuits. The proposed encoding circuits convert analog input into digitally encoded double base number system(DBNS), which uses two bases unlike the normal binary representation scheme. The DBNS adopts binary and ternary radix to enhance digital arithmetic processing capability. In the DBNS, the addition and multiplication can be processed with just shift operations only. Finding near canonical representation is the most important work in general DBNS. But the main disadvantage of DBNS representation in ADC is the fan-in problem. Thus, an equal distribution algorithm is developed to solve the fan-in problem after assignment the prime numbers first. The conversion speed of simulation result was 1.6 GSPS, at 1.8V power with the Magna 0.18 μm CMOS process, and the maximum power consumption was 38.71mW.
참고문헌 (16)
- S. Mortezapour, "A 1-V, 8-Bit Successive Approximation ADC in Standard CMOS Process", IEEE Journal of Solid-State Circuits, 35, pp.642~646 (2002)
- D. Dalton, "A 200-MSPS 6-Bit Flash ADC in 0.6-μm CMOS", IEEE Transactions on Circuit and System, 45, pp.1433~1444
- J. Yoo, "A TIQ Based CMOS Flash A", D Converter for System-On-Chip Application, The Pennsylvania State University, 2003
- J. Yoo, "A Power and Resolution Adaptive Flash Analog-to-Digital Converter", ACM, 2002, 233~236
- Daegyu. Lee, "Design Method and Automation of Comparator Generation for Flash A", D Converters, 2002, 138~142
- J. Kim, "Design of a TIQ Bases CMOS A", D Converter for real time DSP, 2007, pp.8(3), 205~210
- D Converters- Understanding Data Converters through SPICE, "High Speed A", pp.2001, Alfi Moscovici
- J. Segura, "A Variable Threshold Voltage Inverter for CMOS Programmable Logic Circuits", IEEE Journal of Solid State Circuits, 33, pp.1262~1265 (1998)
- R. Kanan, "A 640mW High Accuracy 8-bit 1GHz Flash ADC Encoder", IEEE International Symposium on Circuits and Systems, pp.420~423 (1999)
- Y. T. Wang, "An 8-Bit 150-MHz CMOS A", D Converter, 2000, pp.35, 308~317
- V. S. Dimitrov, "A New Number Representation with Applications", IEEE Circuits and Systems Magazine, 3, pp.6~23 (2003)
- V. S. Dimitrov, "Theory and Applications of Double Base Number System", IEEE Transactions on Computers, 48, pp.1098~1106 (1999)
- G. Gilbert, "Multipath Greedy Algorithm for Canonical Representation of Numbers in the Double Base Number System", IEEE NEWCAS Conference, pp.39~42 (2005)
- More on Converting Numbers to the Double Base Number System, "V. Berthe", Research Report LIRMM-0403 1, ~ (2004)
- M. Pankaala, "Implementation Alternatives of A DBNS Adder", 9th International Workshop on Cellular Neural Networks and Their Applications, pp.138~141 (2005)
- R. Jacob Baker, "CMOS Circuit Design, Layout, and Simulation", IEEE Press Marking (1998)