스마트 보안 시스템을 위한 가변 해상도 픽셀기법의 CMOS 이미지 센서 설계
Design of a CMOS Image Sensor with a Configurable Pixel Technique for a Smart Security System
2
조회
0
다운로드
0
인용
0
참고문헌
초록
보안용 카메라에 사용되는 CMOS 이미지 센서는 항상 고해상도 모드로 영상을 기록할 필요가 없다. 특별한 상황이 발생하지 않는 평범한 경우에는 전력 소모를 줄이기 위하여 낮은 해상도로 영상을 기록하여도 문제없다. 본 논문에서는 스마트 보안 카메라 시스템에 적용 될 두가지 해상도를 가지는 새로운 CIS에 대해 소개한다. 추가적으로, 픽셀 가변해상도 기술과 컬럼 셧 다운 기술에 대해서도 소개한다. 테스트 칩은 0.11um CMOS 공정으로 제작되었으며 5um의 피치에서 QVGA 해상도(320x240)를 만족시키고 4-Tr 픽셀 구조를 가진다. 제작된 CIS는 아날로그 이중 샘플링, 8-bit Single Slope ADC, 그리고 디지털 카운터로 구성되어 있다. CIS의 동작 속도는 50 frame/s 이며 이때 2.8V(Analog)/ 1.5V/(Digital)의 전원전압에서 9.8mW의 전력 소모를 하였다. 제안하는 가변해상도 픽셀 기법을 적용하면, 1/4 저해상도 모드에서 2.7mW의 전력 소모를 하였다. 따라서 제안하는 기술을 사용하였을 때, 전력 소모를 크게 줄일 수 있음을 검증하였다.
Abstract
A CMOS Image Sensor (CIS) mounted on a security system does not always record a picture in a high resolution mode. In a normal state without any events or accidents, it is possible to take a picture in a low resolution mode to reduce power consumption. In this paper, a novel low power CIS which has two kinds of resolution mode is discussed to implement a smart security system. Further, a configurable pixel technique and a column shut-down technique are proposed. The prototype CIS chip is based on a 0.11µm CMOS process and satisfies a QVGA resolution (320×240) with a pitch of 5.0 µm and a 4-Tr active-pixel sensor structure. The fabricated CIS is composed of an analog correlated double sampling (CDS), an 8-bit single-slope ADC, and a digital counter. The operating speed of the CIS is 50 frame/s with a power consumption of 9.8mW at 2.8V(Analog)/1.5 V(Digital) power supply. When the pixel sub-sampling technique is used, the power consumption is about 2.7mW in a 1/4 low resolution mode. Therefore, the power consumption is drastically reduced, when the proposed technique is adopted.
참고문헌 (15)
- H-G. Graf, "High Dynamic Range CMOS Imager Technologiesfor Biomedical Applications", IEEE J. Solid-State Circuits, 44, pp.281~289 (2009)
- Scott Hanson, "A 0.45-0.7V Sub-Microwatt CMOS Image Sensor for Ultra-Low Power A pplications", Symp. VLSI Circuits Dig., pp.176~177 (2009)
- M. F. Snoeij, "A CMOS Imager With Column-Level ADC Using Dynamic Column Fixed-Pattern Noise Reduction", IEEE J. Solid-State Circuits, 41, pp.3007~3015 (2006)
- T. Sugikiet, "A 60mW 10b CMOS image sensor with column-to-column FPN reduction", Proc. IEEE ISSCC Dig. Tech. Papers, pp.108~109 (2000)
- Y. Nitta, "High-Speed Digital Double Sampling with Ana log CDS on Column Parallel ADC Architecture for Low-Noise Active Pixel Sensor", Proc. IEEE ISSCC Dig. Tech. Papers, pp.2024~2031 (2006)
- Evgeny Artyomov, "Morton (Z) Scan Based Real-Time Variable Resolution CMOS Image Sensor", IEEE Trans., CSVT., 15, pp.947~952 (2005)
- Hong-Yi Huang, "CMOS Image Sensor Binning Circuit for Low-Light Imaging", IEEE Symp., ISIEA., pp.586~589 (2011)
- S. Lim, "A new correlated double sampling and single slope ADC circuit for CMOS image sensors", Proc. Int. SoC Des. Conf., pp.129~131 (2004)
- M. F. Snoeij, "Multiple-ramp column-parallel ADC architectures for CMOS image sensors", IEEE J. Solid-State Circuits, 42(12), pp.2967~2968 (2007)
- D. Lee, "High-speed, low-power correlated double sampling counter for column-parallel CMOS imagers", Electronics Letters, 43(24), pp.1362~1364 (2007)
- T. Yamada, "A 140dB-Dynamic-Range MOS Image Sensor with In-Pixel Multiple-Exposure Synthesis", IEEE ISSCC Dig. Tech. Papers, pp.50~51 (2008)
- S. H. Ham, "A CMOS Image Sensor with Analog Gamma Correction Using a Nonlinear Single Slope ADC", Proc. ISCAS, pp.3578~3581 (2006)
- S. Yoshihara, "A 1", 1.8-inch 6.4MPixel 60 frames, Prox. IEEE ISSCC Dig. Tech. Paper, pp.2006[DOI]
- S. Lim, "A high-speed CMOS image sensor with column-parallel two-step single-slope ADCs", IEEE Trans. Electron Devices, 56, pp.393~393 (2009)
- S. Lim, "A 240-frames", s 2.1-Mpixel CMOS image sensor with column-shared cyclic ADCs, 2011, pp.46(9), 2073~2083