자기-바이어스 슈퍼 MOS 복합회로를 이용한 공정 검출회로
A Process Detection Circuit using Self-biased Super MOS composit Circuit
1
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문에서는 새로운 개념의 공정 검출 회로를 제안하였다. 제안된 공정 검출 회로는 장채널 트랜지스터와 최소의 배선폭을 갖는 단채널 트랜지스터 사이의 공정변수의 차이를 비교한다. 이 회로는 공정 변이에 따라 발생하는 캐리어 이동도의 차이를 이용하여 이에 비례하는 차동 전류를 생성해 낸다. 이 방법에서는 고 이득 연산증폭기를 사용한 궤환 회로를 구현함으로써 두 개의 트랜지스터의 드레인 전압이 같아지도록 유지한다. 또한, 본 논문은 제안한 자기-바이어스 슈퍼 MOS 복합회로를 이용하여 고 이득 자기-바이어스 rail-to-rail 연산증폭기를 설계하는 새로운 방법을 소개한다. 설계된 연산증폭기의 이득은 단상의 공통모드 범위에서 100dB 이상으로 측정되었다. 최종적으로, 제안한 공정 검출 회로는 차동 VCO 회로에 직접 적용하였으며, 설계된 VCO 회로를 통해서 공정 검출 회로가 공정 코너들을 성공적으로 보상하고 광범위한 동작 영역에서 안정된 동작을 수행함을 확인할 수 있었다.
Abstract
In this paper, a new process detection circuit is proposed. The proposed process detection circuit compares a long channel MOS transistor (L > 0.4um) to a short channel MOS transistor which uses lowest feature size of the process. The circuit generates the differential current proportional to the deviation of carrier mobilities according to the process variation. This method keep the two transistor's drain voltage same by implementing the feedback using a high gain OPAMP. This paper also shows the new design of the simple high gain self-biased rail-to-rail OPAMP using a proposed self-biased super MOS composite circuit. The gain of designed OPAMP is measured over 100dB with wide range CMR in single stage. Finally, the proposed process detection circuit is applied to a differential VCO and the VCO showed that the proposed process detection circuit compensates the process corners successfully and ensures the wide rage operation.
참고문헌 (11)
- C. G. Sodini,P.K.Ko,and J. L. Moll, "The effect of High Fields on MOS Device and Circuit Performance", 31(13861393)
- Behzad Razavi, "Design of Analog CMOS Integrated Circuits" (2001), McGraw Hill
- P. K. Ko, "Approaches to Scaling. in Advance MOS Device Physics", pp.1~35 (1998), Academic Press
- Behzad Razavi, "Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits" (1999)
- B. Lai, "A monolithic 622Mb", s clock extraction data retiming circuit, 1991., pp.pp. 144-145, ~
- Seema Butala Anand, "A CMOS Clock Recovery Circuit for 2.5-Gb", s NRZ Data, 2001.March, pp.36(3), 432~439
- Benjamin Suh, "Regulated Drain Detection and its Differential PLL Application to Compensate Process", 9(1), pp.40~46 (2005)
- Pradip Mandal, "A Self-Biased High Performance Folded Cascode CMOS Op-Amp", pp.149~ (1997), VLSI in Multimedia Applications
- B. Hosticka, "Improvement of the Gain of MOS Amplifiers", sc-14(14), pp.1111~1114 (1979)
- K. Bult, "A Fast-Settling CMOS Opamp for SC Circuits with 90dB DC Gain IEEE Journel of Solid-State Circuits", 25, pp.1379~1384 (1990)
- E. S, "IEEE Journel of Solid-State Circuits", 25, pp.289~298 (1990)