빈번한 참조 패턴의 공격적인 데이터를 사용하여 저전력 L1 캐시 시스템 설계
Designing a low-power L1 cache system using aggressive data of frequent reference patterns
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
오늘날, 4차산업혁명의 도래와 함께 사물인터넷(Internet of Things (IoT)) 시스템이 빠르게 발전하고 있다. 이러한 이유로, 고성능 및 대용량의 다양한 애플리케이션이 등장하고 있다. 따라서, 이러한 애플리케이션을 가지는 컴퓨팅 시스템을 위한 저전력 및 고성능 메모리가 필요하다. 본 논문에서는 컴퓨팅 시스템에서 가장 많은 에너지 소비가 발생하는 L1 캐시 메모리에 대한 효과적인구조를 제안하였다. 제안된 캐시 시스템은 크게 L1 메인 캐시와 버퍼캐시로 구성되어 진다. 메인캐시는 2-뱅크 시스템으로, 각 뱅크는 2-웨이 연관사상으로 구성된다. L1캐시에서 접근 성공이 발생하면 제안된 알고리즘에 따라 데이터가 버퍼캐시에 복사가 된다. 시뮬레이션 결과에 따르면, 제안된 L1 캐시 시스템은 기존 4웨이 연관사상 캐시 메모리에 비해 에너지-지연에서 약65%의 성능향상을 보였다.
Abstract
Today, with the advent of the 4th industrial revolution, IoT (Internet of Things) systems are advancing rapidly. For this reason, a various application with high-performance and large-capacity are emerging. Therefore, there is a need for low-power and high-performance memory for computing systems with these applications. In this paper, we propose an effective structure for the L1 cache memory, which consumes the most energy in the computing system. The proposed cache system is largely composed of two parts, the L1 main cache and the buffer cache. The main cache is 2 banks, and each bank consists of a 2-way set association. When the L1 cache hits, the data is copied into buffer cache according to the proposed algorithm. According to simulation, the proposed L1 cache system improved the performance of energy delay products by about 65% compared to the existing 4-way set associative cache memory.
참고문헌 (19)
- 박태진, "병렬 TLC STT-MRAM 기반 대용량 LLC 설계", 한국정보기술학회논문지, 15(12), pp.77~89 (2017), 한국정보기술학회[DOI]
- A. Valero, "Design of Hybrid Second-Level Caches", IEEE Trans.Comput, 64(7), pp.1884~1897 (2015)
- Lefurgy, K, "Energy Management for Commercial Servers", Computer, Dec, 36(12), pp.39~48 (2003)
- A. Malik, "A low power unified cache architecture providing power and performance flexibility", Proceedings of the 2000 International Symposium on Low Power Electronics and Design, pp.241~243 (2000)
- A. Gutierrez, "Full-system analysis and characterization of interactive Smartphone applications", IEEE International Symposium on Workload Characterization, (11), pp.81~90 (2011)
- "Apple A12X Processor"[URL]
- "Geekbench"[URL]
- L. Min, "PABC: Power-Aware Buffer Cache Management for Low Power Consumption", IEEE TRANSACTION on Computers, 56(4), pp.488~501 (2007)
- 정보성, "고성능 저전력 하이브리드 L2 캐시 메모리를 위한 연관사상 집합 관리", 대한임베디드공학회논문지, 13(3), pp.125~131 (2018), 대한임베디드공학회[DOI]
- 박나은, "캐시 메모리와 교체 정책 구현 및 성능의 비교", 한국컴퓨터정보학회논문지, 25(3), pp.11~17 (2020), 한국컴퓨터정보학회[DOI]
- 조옥래, "차세대 CPU를 위한 캐시 메모리 시스템 설계", 대한임베디드공학회논문지, 11(6), pp.353~359 (2016), 대한임베디드공학회[DOI]
- O. Navarro, "Configurable cache tuning with a victim cache", 2015 10th International Symposium on ReCoSoC, pp.1~6 (2015)
- J. W. Ahn, "Prediction Hybrid Cache: An Energy-Efficient STT-RAM Cache Architecture", IEEE TRANSACTIONS ON COMPUTERS, 64(3), pp.940~951 (2015)
- S. P. Pack, "Future cache design using STT-RAMs for improved energy efficiency: Devices, circuits and architecture", Proc. Design automat, Conf, pp.492~497 (2012)
- M. Imani, "Low Power Data-Aware STT-RAM based Hybrid Cache Architecture", 17th International Symposium on Quality Electronic Design, pp.88~94 (2016)
- C. Lefurgy, "Energy management for commercial servers", Computer, ~ (2003)
- G. Dhiman, "PDRAM: A Hybrid PRAM and DRAM Main Memory System", Proceedings of Design Automation Conference, pp.664~669 (2009)
- N. Nethercote, "Valgrind: A Program Supervision Framwork", Elsevier Electonc Notes in Theoretical Computer Science, 89(2), pp.44~66 (2003)
- CACTI 6.0: A tool to model large caches, "N. Muralimanohar", ~, pp.HPL-2009-85, 2009 (2009)