멀티미디어 응용을 위한 저전력 데이터 캐쉬 구조 및 마이크로 아키텍쳐 수준 관리기법
Low-Power Data Cache Architecture and Microarchitecture-level Management Policy for Multimedia Application
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
최근 디지털 멀티미디어 응용기기는 휴대 편의성은 물론 하나의 기기에서 다양한 멀티미디어 데이터 처리를 가능하게 하는 기능적 집적이 이루어지고 있다. 이와 같은 추세는 기기가 처리해야 하는 데이터 양의 증가와 이를 수행하기 위하여 요구되는 온칩 메모리의 크기 및 연산 유닛의 고성능화를 요구하여 전력 소비량의 증가를 유발시킨다. 연산 엔진에서 사용되는 대표적인 온칩 메모리인 캐쉬는 전력 사용에 있어서 중요한 비율을 차지하는 구조로 저전력 설계를 위한 구조적 개선의 주요 대상이다. 본 논문에서는 멀티미디어 응용을 수행하는 연산 엔진의 데이터 캐쉬에서 소비되는 전력을 감소시키기 위하여 멀티미디어 응용의 데이터 사용 특성을 파악하여 이 특성을 전력소비를 감소시키는 목적으로 활용 가능한 분할된 캐쉬구조를 제안한다. 그리고 각각의 분할된 캐쉬에 대하여 특정 주소 영역의 데이터 참조를 고정시킴으로써 얻을 수 있는 전력 소비면의 성능 향상을 평가한다. 시뮬레이션 결과 제안하는 캐쉬 구조는 같은 크기의 직접사상 캐쉬, 2중연관 캐쉬, 4중연관 캐쉬에 대해 유사한 성능을 나타내면서, 각각의 기존 캐쉬 구조와 비교하였을 경우 33.2%, 53.3% 및 70.4%만큼 감소된 전력으로 동작 가능하다.
Abstract
Today’s portable electric consumer devices, which are operated by battery, tend to integrate more multimedia processing capabilities. In the multimedia processing devices, multimedia system-on-chips can handle specific algorithms which need intensive processing capabilities and significant power consumption. As a result, the power-efficiency of multimedia processing devices becomes important increasingly. In this paper, we propose a reconfigurable data caching architecture, in which data allocation is constrained by software support, and evaluate its performance and power efficiency. Comparing with conventional cache architectures, power consumption can be reduced significantly, while miss rate of the proposed architecture is very similar to that of the conventional caches. The reduction of power consumption for the reconfigurable data cache architecture shows 33.2%, 53.3%, and 70.4%, when compared with direct-mapped, 2-way, and 4-way caches respectively.
참고문헌 (14)
- "A Study of Memory System Performance of Multimedia Applications", pp.206~215 (2001)
- "Low Power Techniques for Video Compression" (2002)
- "An Integrated Approach to Reducing Power Dissipation in Memory Hierarchies", pp.88~97 (2002)
- "Dynamic Power Management for Streaming Data", pp.62~65 (2004)
- "Hardware and Software Cache Prefetching Techniques for MPEG Benchmarks", 10(5), pp.782~796 (2000)
- "Optimizing the Data Cache Performance of a Software MPEG-2 Video Decoder", pp.291~301 (1997)
- "Region-Based Caching: An Energy-Delay Efficient Memory Architecture for Embedded Processors", pp.120~127 (2000)
- "MiBench Version 1.0"
- "MiBench: A free, commercially representative embedded benchmark suite" (2001)
- "http:", MPEG, pp.MSSG
- "http:"[DOI]
- "http:", wrl, pp.people, jouppi[DOI]
- "CACTI 3.0: An Integrated Cache Timing, Power, and Area Model" (2001)
- "CACTI 3.0: An Integrated Cache Timing, Power, and Area Model" (2001)