CCSDS 위성통신 표준용 (255, 239) Reed Solomon 부호기 설계
Design of (255, 239) Reed Solomon Encoder for CCSDS Satellite Communication Standards
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
Reed Solomon 부호는 동일한 부호화 효율을 가진 다른 선형 블록부호와 비교할 때, 강력한 오류 정정 능력을 가지고 있으며 산발 오류뿐만 아니라 연집 오류도 정정할 수 있다. 따라서 Reed Solomon 부호는 메모리뿐만 아니라 우주 통신시스템, 디지털 가입자 루프, 무선통신 시스템, 데이터 저장 시스템, 디지털 텔레비전 전송 시스템 등에서도 널리 사용되고 있다. CCSDS (Consultative Committee for Space Data Systems)에서는 AOS (Advance Orbiting Systems)의 통신 링크에서 순방향 및 역방향 신호에 대한 오류 정정 도구로 (255, 239) Reed Solomon 부호를 채택하고 있다. 본 논문에서는 CCSDS 위성 통신 표준용 (255, 239) Reed Solomon 부호의 부호기를 설계한다. 기존의 Reed Solomon 부호기는 비트 병렬 곱셈기를 이용하여 부호기를 구현하기 때문에 소요되는 논리 소자의 양이 많아지게 된다. 그러므로 기존의 부호기는 간단한 하드웨어로 구현하기에는 적당하지 않다. 본 논문에서는 더 적은 하드웨어로 Reed Solomon 부호기를 구현하기 위하여, 유한체 의 다항식 기저에서 비트 직렬 곱셈 알고리즘을 사용한다. 즉 설계된 부호기는 유한체 의 다항식 기저에서 동작하며 비트 직렬 형식으로 동작한다. 설계된 부호기는 기존의 비트 병렬 Reed Solomon 부호기에 비해서 훨씬 간단한 하드웨어로 구현할 수 있다.
Abstract
Compared with other linear block codes Reed Solomon code has strong error correcting capability with the same coding efficiency’s code and can correct not only random errors but also burst errors. Hence it is widely used in deep-space communication systems, digital subscriber loops, wireless systems, data storage systems, digital television transmission systems as well as in memory. (255,239) Reed Solomon code has been selected by the Consultative Committee for Space Data Systems (CCSDS) as a correction coding tool for the forward and backward signals in the communication link of Advance Orbiting Systems (AOS). In this paper, an architecture of (255, 239) Reed Solomon encoder for CCSDS Satellite communication standard is presented. The conventional architecture of Reed Solomon encoder utilizes bit-parallel multiplication to realize Reed Solomon encoding, which needs a great quantity of logic resources. However, it is not well-suited to simplicity of hardware implementation. In order to simplify hardware implementation, a bit-serial multiplication algorithm for the encoding of Reed Solomon codes using polynomial basis over Galois field is presented in this paper. The proposed RS encoder operates in bit-serial form and in polynomial basis of GF(2m). The resultant bit-serial Reed Solomon encoder requires substantially less complexity in hardware than the conventional bit-parallel Reed Solomon encoder.
참고문헌 (15)
- M. Y. Rhee, "Error-correcting coding theory" (1989), Mcgraw-Hill
- S. Lin, "Error control coding: Fundamentals and applications" (2004), Pearson Prentice-Hall
- CCSDS recommended standard for TM synchronization and channel coding, "CCSDS", The Consultative Committee for Space Data Systems, ~, pp.CCSDS 131.0-B-2 (2011)
- Dimple Garg, "High throughput FPGA implementation of Reed-Solomon encoder for space data systems", 2013 Nirma University International Conference on Engineering, pp.1~5 (2013)
- Y. Zhang, "Implementation of RS encoder for CCSDS", 2014 12th International Conference on Signal Processing, pp.98~101 (2014)
- Z. Lin, "An efficient RS encoder for CCSDS", 2013 IEEE 4th International Conference on Software Engineering and Service Science, pp.791~794 (2013)
- B-R. Wang, "Improvement and implementation of BM algorithm for increasing decoding speed of satellite receivers", 2013 10th International Computer Conference on Wavelet Active Media Technology and Information Processing, pp.38~41 (2013)
- A. Deepa, "Study of Reed Solomon encoders and its Architectures", International Journal of Applied Engineering Research, 9(20), pp.6855~6862 (2014)
- X. Wu, "An improved RS encoding algorithm", 2012 2nd International Conference on Consumer Electronics, Communications and Networks, pp.1648~1652 (2012)
- W. W. Peterson, "Errorcorrecting codes" (1972), MIT Press
- S. B. Wicker, "ReedSolomon codes and their applications" (1994), IEEE Press
- E. R. Berlekamp, "Bit-serial Reed-Solomon encoders", IEEE Transactions on Information Theory, 28, pp.869~874 (1982)
- T. K. Truong, "The VLSI implementation of a Reed-Solomon encoder using berlekamp's bit-serial multiplier algorithm", IEEE Transactions on Computers, 33(10), pp.06~911 (1984)
- T. S. Hsu, "comparison of VLSI architecture of finite field multipliers using dual, normal, or standard bases", IEEE Transactions on Computers, 37(6), pp.735~739 (1988)
- Todd K. Moon, "Error correction coding:mathematical methods and algorithms" (2005), John Wiley & Sons