3중 오류정정 BCH 부호의 저복잡도 복호기 설계
Design of Low-Complexity Decoder for Triple Error Correcting BCH Codes
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
BCH 부호는 순회부호의 일종으로 강력한 다중오류정정 능력을 가지고 있다. 2진 BCH 부호는 강력한 오류정정 능력과 적당한 하드웨어 비용으로 인하여 데이터통신과 데이터 저장 시스템 등에 널리 사용되고 있다. 본 논문에서는 Peterson의 복호방법을 개선한 3중 오류정정 BCH 부호의 저복잡도 복호기 설계 방법을 제안한다. 제안된 복호기는 오류위치다항식을 계산하는데 있어서 유한체 GF(2^m) 상의 모든 나눗셈을 제거한 것이다. BCH 부호는 유한체 GF(2^m) 상에서 정의되며 모든 연산이 이 위에서 이루어진다. 유한체 GF(2^m) 상의 연산 중에서 가장 어렵고 복잡한 것이 나눗셈이며, BCH 부호의 종래의 복호 방법에서는 나눗셈이 필요하였다. 본 논문에서는 나눗셈이 생략된 3중 오류정정 BCH 부호의 복호기를 설계한다. 설계된 복호기는 LFSR과 논리 게이트들로 구현되는 오증 계산회로, 오류위치다항식 계산회로, 오류위치 탐지회로로 구성된다. 본 복호기는 매우 간단한 하드웨어로 구현할 수 있는 장점을 가지고 있다. 또한 제어회로도 매우 간단하고, 복호지연도 오증계산에 걸리는 한 블록만큼만 소요되므로 수신 시퀀스를 저장하는 버퍼 메모리를 절약할 수 있다.
Abstract
The Bose-Chaudhuri-Hocquenghem (BCH) codes are a class of powerful multiple-error-correcting cyclic codes. Due to its powerful error-correction performance and reasonable hardware costs, the binary BCH codes have been widely used in data communications and storage systems for error control. In this paper, a design method of low-complexity decoder for triple error correcting binary BCH codes is presented, which is modified Peterson's direct solution method. In this method, all division operations over finite field GF(2^m)are eliminated from the computations of the error locator polynomial. BCH codes are defined over finite field GF(2^m) and all arithmetic operations are performed over this fields. Inversion in a finite field is time consuming and requires relatively complex circuitry. In conventional decoding algorithm of BCH codes are required finite field inversion. In this paper, inversionless decoder for triple error correcting BCH codes is proposed. The decoder comprises a syndrome computation circuit, a error locator polynomial computation circuit and a error location searching circuit, which can be implemented by linear feedback shift registers and logical gates. The attractive feature of this decoder is its remarkable simplicity from the point of view of hardware implementation. Futhermore, the proposed decoder has very simple control circuit and short decoding delay. Therefore this decoder can be implemented by simple hardware and also save buffer memory which stores received sequence.
참고문헌 (15)
- Y. Lee, "Highthroughput and low-complexity BCH decoding architecture for solid-state drives", IEEE Transactions on Very Large Scale Integration Systems, 22(5), pp.1183~1187 (2014)
- C. H. Yang, "A 5.4㎼ soft-decision BCH decoder for wireless body area networks", IEEE Trans-actions on Circuits and Systems, Regular Papers, 61(9), pp.2721~2729 (2014)
- X. Zhang, "A low-complexity three-error-correcting BCH decoder for optical transport network", IEEE Transactions on Circuits and Systems II, Express Briefs, 59(10), pp.663~667 (2012)
- Y. M. Lin, "A 26.9K 314.5 Mb", s soft (32400, 32208) BCH decoder chip for DVB-S2system, 2010, pp.45(11), 2330~2340
- M. Y. Rhee, "Error-correcting coding theory" (1989), McGraw-Hill
- W. W. Peterson, "Errorcorrecting cods" (1972), MIT Press
- W. W. Peterson, "Encoding and Error correction procedure for Bose-Chaudhuri codes", IRE Transaction on Information Theory, IT-6, pp.459~470 (1960)
- E. R. Berlekamp, "Algebraic coding theory" (1968), McGraw-Hill
- J. L. Massey, "Shift register synthesis and BCH decoding", IEEE Transactions on Information Theory, IT-15, pp.125~127 (1969)
- Y. Sugiyama, "A method for solving key equation for goppa codes", Information and Control, 27, pp.87~99 (1975)
- S. B. Wicker, "Error control systems for digital communication and storage" (1995), Prentice Hall
- R. Lidl, "Introduction to finite fields and their applications" (1994), Cambridge University Press
- T. Itoh, "A fast algorithm for computing multiplicative inverses in using normal bases", Information and Computation, 78(39), pp.21~40 (1988)
- S. Lin, "Error control coding: Fundamentals and applications" (2004), Prentice-Hall
- R. T. Chien, "Cyclic decoding procedure for the bose chaudhuri hocquenghem codes", IEEE Transactions on Information Theory, IT-10, pp.357~363 (1964)