차세대 공개키 암호 고속 연산을 위한 RISC-V 프로세서 상에서의 확장 가능한 최적 곱셈 구현 기법
Optimized Implementation of Scalable Multi-Precision Multiplication Method on RISC-V Processor for High-Speed Computation of Post-Quantum Cryptography
2
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
차세대 공개키 암호 고속 연산을 위해서는 목표로 하는 컴퓨터 프로세서의 구조를 활용하여 암호화 기본 연산을 최적화 구현하는 것이 중요하다. 본 논문에서는 RISC-V 프로세서 상에서 차세대 공개키 암호 고속 연산을 위해 핵심 곱셈기 연산을 최적화 구현하는 기법을 제안한다. 특히 RISC-V 프로세서의 기본 연산자를 열 기반 곱셈기 연산 알고리즘에 맞추어 최적 구현해봄으로서 이전 연구와 비교 시 256-비트 곱셈의 경우 약 19% 그리고 512-비트 곱셈의 경우 약 8%의 성능 향상을 RISC-V 프로세서 상에서 달성하였다. 마지막으로 RISC-V 프로세서에서 추가적으로 제공되면 곱셈 연산 성능 향상에 도움이 될 수 있는 확장 명령어 셋에 대해서도 확인해 보도록 한다.
Abstract
To achieve the high-speed implementation of post-quantum cryptography, primitive operations should be tailored to the architecture of the target processor. In this paper, we present the optimized implementation of multiplier operation on RISC-V processor for post-quantum cryptography. Particularly, the column-wise multiplication algorithm is optimized with the primitive instruction of RISC-V processor, which improved the performance of 256-bit and 512-bit multiplication by 19% and 8% than previous works, respectively. Lastly, we suggest the instruction extension for the high-speed multiplication on the RISC-V processor.
참고문헌 (14)
- K. Asanovic, "The RISC-V Instruction Set Manual. In Privileged Architecture", RISC-V Foundation, 2(1), pp.1~91 (2017)
- E. Alkim, "ISA Extensions for Finite Field Arithmetic", IACR Transactions on Cryptographic Hardware and Embedded Systems, pp.219~242 (2020)
- B. Marshall, "The design of scalar AES Instruction Set Extensions for RISC-V", IACR Transactions on Cryptographic Hardware and Embedded Systems, pp.109~136 (2021)
- K. Stoffelen, "Efficient cryptography on the RISC-V architecture", International Conference on Cryptology and Information Security in Latin America, pp.323~340 (2019)
- S. van den Berg, "RISC-V implementation of the NaCl-library", Master, pp.2020
- A. Adomnicai, "Fixslicing AES-like Ciphers", IACR Transactions on Cryptographic Hardware and Embedded Systems, pp.402~425 (2021)
- M. R. Albrecht, "Implementing RLWE-based schemes using an RSA co-processor", IACR Transactions on Cryptographic Hardware and Embedded Systems, pp.169~208 (2019)
- H. Seo, "SIDH on ARM: faster modular multiplications for faster post-quantum supersingular isogeny key exchange", IACR Transactions on Cryptographic Hardware and Embedded Systems, pp.1~20 (2018)
- H. Seo, "Curve448 on 32-Bit ARM Cortex-M4", International Conference on Information Security and Cryptology, pp.125~139 (2020)
- P. G. Comba, "Exponentiation cryptosystems on the IBM PC", IBM systems journal, 29(4), pp.526~538 (1990)
- H. Seo, "Multi-precision multiplication for public-key cryptography on embedded microprocessors", International Workshop on Information Security Applications, pp.55~67 (2012)
- H. Seo, "SIKE in 32-bit ARM Processors Based on Redundant Number System for NIST Level-II", ACM Transactions on Embedded Computing Systems (TECS), 20(3), pp.1~23 (2021)
- H. Seo, "Faster ECC over F_{2^{521}-1}(feat. NEON)", ICISC 2015, pp.169~181 (2015)
- H. Seo, "Memory efficient implementation of modular multiplication for 32-bit ARM Cortex-M4", Applied Sciences, 10(4), pp.1539~ (2020)