본문 바로가기
KERD
논문KCI 등재

RISC-V 프로세서상에서의 효율적인 ARIA 암호 확장 명령어

Efficient ARIA Cryptographic Extension to a RISC-V Processor

박종욱|김민재|김호원|이진재
한국정보보호학회 (Korea Institute Of Information Security And Cryptology)|2021.06|정보보호학회논문지 (Journal of The Korea Institute of Information Security and Cryptology)|제31권 제3호|pp. 309-322|DOI https://doi.org/10.13089/JKIISC.2021.31.3.309

2

조회

0

다운로드

1

인용

0

참고문헌

키워드

RISC-VISAARIA
주제분류컴퓨터학

초록

본 연구에서는 저성능 IoT 디바이스에서의 고속 암호화 연산을 지원하기 위해 블록암호 알고리즘 ARIA의 RISC-V 프로세서상에서의 고속 연산을 위한 확장 명령어 셋을 추가한다. 하드웨어상에서의 효율적인 구조로 ARIA 알고리즘을 구현하여 32bit 프로세서에서 동작하기 때문에 효과적인 확장 명령어 셋을 구현한다. 기존의 소프트웨어 암호화 연산과 비교하여 유의미한 성능 향상을 보인다.

Abstract

In this study, an extension instruction set for high-speed operation of the ARIA block cipher algorithm on RISC-V processor is added to support high-speed cryptographic operation on low performance IoT devices. We propose the efficient ARIA cryptographic instruction set which runs on a conventional 32-bit processor. Compared to the existing software cryptographic operation, there is a significant performance improvement with proposed instruction set.

참고문헌 (15)

  1. D. Canright, "A very compact S-box for AES", International Workshop on Cryptographic Hardware and Embedded Systems, pp.441~455 (2005), Springer
  2. J. Wolkerstorfer, "An ASIC implementation of the AES SBoxes", Cryptographers’ Track at the RSA Conference, pp.67~78 (2002), Springer
  3. Akashi Satoh, "A compact Rijndael hardware architecture with S-box optimization", International Conference on the Theory and Application of Cryptology and Information Security, 2248, pp.239~254 (2001), Springer
  4. Hodjat, Alireza, "A 3.84 Gbits", s AES Crypto Coprocessor with Modes of Operation in a 0.18-μm CMOS Technology, 2005, 60~63
  5. Tehrani, Etienne, "RISC-V Extension for Lightweight Cryptography", 2020 23rd Euromicro Conference on Digital System Design (DSD), pp.222~228 (2020)
  6. AKDEMIR, Kahraman, "Breakthrough AES performance with intel AES new instructions White paper" (2010)
  7. STOFFELEN, Ko, "Efficient cryptography on the RISC-V architecture", International Conference on Cryptology and Information Security in Latin America, pp.323~340 (2019), Springer
  8. T. Fritzmann, "ACR Transactions on Cryptographic Hardware and Embedded Systems", ACR Transactions on Cryptographic Hardware and Embedded Systems, 2020, pp.239~280 (2020)
  9. "block cipher algorithmARIA specification" (2021)[URL]
  10. "RISC-V ISA Specifications" (2021)[URL]
  11. Sang-Woo Lee, "High-Speed Hardware Architectures for ARIA with Composite Field Arithmetic and Area-Throughput Trade-Offs", ETRI Journal, 30(5), pp.707~717 (2008), 한국전자통신연구원
  12. "RISC-V ISA Simulator" (2021)[URL]
  13. "LLVM compiler" (2021)[URL]
  14. R. Atri, "Efficient Rijndael encryption implementation with composite field arithmetic", CHES2001, 2162, pp.171~184 (2001)
  15. E. omer, "Efficient Cache Attacks on AES, and Countermeasures", Journal of Cryptology, 23(1), pp.37~71 (2010)

관련 논문AI추천

32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹곽유진, 김영범, 서석충한국정보보호학회 · 정보보호학회논문지2021 · 제31권 제3호32-bit RISC-V 프로세서 상에서의 경량 블록 암호 SIMECK, SIMON 카운터 운용 모드 최적 구현권혁동, 서화정, 송민호, 심민주, 오유진한국정보보호학회 · 정보보호학회논문지2023 · 제33권 제2호차세대 공개키 암호 고속 연산을 위한 RISC-V 프로세서 상에서의 확장 가능한 최적 곱셈 구현 기법권혁동, 김현준, 서화정, 장경배한국정보보호학회 · 정보보호학회논문지2021 · 제31권 제3호32-bit RISC-V상에서의 PIPO 경량 블록암호 최적화 구현서화정, 송경주, 엄시우, 이민우, 장경배한국정보처리학회 · 정보처리학회논문지. 컴퓨터 및 통신시스템2022 · 제11권 제6호저메모리 환경에 적합한 마스킹기반의 ARIA 구현김창균, 문상재, 박일환, 유형소, 하재철한국정보보호학회 · 정보보호학회논문지2006 · 제16권 제3호32-bit RISC-V상에서의 LEA 경량 블록 암호 GCM 운용 모드 구현권혁동, 김현지, 서화정, 양유진, 엄시우한국정보보호학회 · 정보보호학회논문지2022 · 제32권 제2호

이 간행물의 다른 논문 (22건)

‘애플과 구글의 코로나 접촉 추적 사양’에 대한 보안성 평가 및 검증 가능한 연산을 이용한 개선김휘강, 김병연pp. 291-307해시함수 LSH 양자 회로 최적화를 통한 그루버 알고리즘 적용 자원 추정서화정, 송경주, 장경배pp. 323-33032-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹곽유진, 서석충, 김영범pp. 331-340블록체인 기반의 개인정보 관리를 위한 사용자 중심의 접근제어 서비스김승현, 김수형pp. 341-351협업 툴의 사용자 행위별 아티팩트 분석 연구 - 운영환경에 따른 differential forensic 개념을 이용하여권태경, 김영훈pp. 353-363
원문 보기