ARM Cortex-M3 상에서 부채널 공격에 강인한 곱셈 연산 구현
Secure Multiplication Method against Side Channel Attack on ARM Cortex-M3
0
조회
0
다운로드
1
인용
0
참고문헌
키워드
초록
경량 사물인터넷 디바이스 상에서의 암호화 구현은 정확하고 빠르게 연산을 수행하여 서비스의 가용성을 높이는 것이 중요하다. 하지만 공격자가 해당 경량 디바이스 상에서 수행되는 연산 특징을 분석하여 비밀정보를 추출해 낼 경우사용자의 비밀번호가 공격자에게 쉽게 노출될 수 있는 문제점을 가지고 있다. 특히 최신 ARM Cortex-M3의 경우 곱셈연산이 입력의 크기에 따라 수행 속도가 달라지는 취약점을 가지고 있다. 본 논문에서는 지금까지 제안된 안전한 곱셈 구현기법의 장단점을 분석하고 더 나아가 최신 곱셈기법을 최적화하는 방안에 대해 확인해 본다. 제안된 기법은 기존 방식의 속도를 최대 28.4% 향상시킨다.
Abstract
Cryptography implementation over lightweight Internet of Things (IoT) device needs to provide an accurate and fast execution for high service availability. However, adversaries can extract the secret information from the lightweight device by analyzing the unique features of computation in the device. In particular, modern ARM Cortex-M3 processors perform the multiplication in different execution timings when the input values are varied. In this paper, we analyze previous multiplication methods over ARM Cortex-M3 and provide optimized techniques to accelerate the performance. The proposed method successfully accelerates the performance by up-to 28.4% than previous works.
참고문헌 (9)
- Großschädl, J., "Side-channel analysis of cryptographic software via early-terminating multiplications", International Conference on Information Security and Cryptology, pp.176~192 (2009)
- de Groot, W, "A Performance Study of X25519 on Cortex-M3 and M4", Master, pp.2015
- Exploration of efficiency and side-channel security of different implementations of RSA, "Hamouda, F. B", ~ (2011)
- Seo, H., "Secure Binary Field Multiplication", International Workshop on Information Security Applications, pp.161~173 (2015)
- "ECDH and ECDSA for 8-bit, 32-bit, and 64-bit processors" (2017)[URL]
- Comba, P. G., "Exponentiation cryptosystems on the IBM PC", IBM systems journal, 29(4), pp.526~538 (1990)
- Chen, C. N., "Memory address side-channel analysis on exponentiation", International Conference on Information Security and Cryptology, pp.421~432 (2014)
- Yen, S. M., "Power analysis by exploiting chosen message and internal collisions-vulnerability of checking mechanism for RSA-decryption", Mycrypt'05, 3715, pp.183~1956 (2005)
- Miyamoto, A., "Chosen-message SPA attacks against FPGA-based RSA hardware implementations", Field Programmable Logic and Applications, pp.35~40 (2008)