32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹
Benchmarking Korean Block Ciphers on 32-Bit RISC-V Processor
1
조회
0
다운로드
4
인용
0
참고문헌
키워드
초록
5G를 포함한 통신 산업이 발전함에 따라, 모바일 임베디드 시스템을 위한 특수목적의 초소형 컴퓨터인 SoC (System on Chip)의 개발이 증대되고 있다. 이에 따라, 산업체와 기업들의 기술 설계의 패러다임이 변화하고 있다. 기존의 공정은 기업들이 마이크로 아키텍처를 구매하였다면, 지금은 ISA (Instruction Set Architecture)를 사들여, 기업이 직접 아키텍처를 설계한다. RISC-V는 축소 명령어 집합 컴퓨터 기반의 개방형 명령어 집합이다. RISC-V는 모듈화를 통하여 확장이 가능한 ISA를 탑재했으며, 현재 전 세계적 기업들의 지원을 통하여 ISA의 확장 버전 등이 개발되고 있다. 본 논문에서는 RISC-V에서 국산 블록 암호 ARIA, LEA, PIPO에 대하여 성능 벤치마킹과 분석 결과를 제공한다. 또한, RISC-V의 기본 명령어 집합과 특징을 활용한 구현 방법을 제안하고 성능을 논의한다.
Abstract
As the communication industry develops, the development of SoC (System on Chip) is increasing. Accordingly, the paradigm of technology design of industries and companies is changing. In the existing process, companies purchased micro-architecture, but now they purchase ISA (Instruction Set Architecture), and companies design the architecture themselves. RISC-V is an open instruction set based on a reduced instruction set computer. RISC-V is equipped with ISA, which can be expanded through modularization, and an expanded version of ISA is currently being developed through the support of global companies. In this paper, we present benchmarking frameworks ARIA, LEA, and PIPO of Korean block ciphers in RISC-V. We propose implementation methods and discuss performance by utilizing the basic instruction set and features of RISC-V.
참고문헌 (9)
- Kwon, Daesung, "New block cipher:ARIA", International Conference on Information Security and Cryptology, pp.432~445 (2003), Springer
- Hong, Deukjo, "LEA: A 128-bit block cipher for fast encryption on common processors", International Workshop on Information Security Applications, pp.3~27 (2013), Springer
- Kim, Hangi, "A New Method for Designing Lightweight S-Boxes with High Differential and Linear Branch Numbers, and Its Application*", Proceedings of the 23rd Annual International Conference on Information Security and Cryptology (ICISC 2020), pp.105~132 (2020)
- The risc-v instruction set manual, volume i: Base user-level isa, "Waterman, Andrew", EECS Department, UC Berkeley, ~, pp.Tech. Rep. UCB (2011), EECS-2011-62 116
- Waterman, Andrew Shell, "Design of the RISC-V instruction set architecture", pp.2016
- 이종복, "RISC-V 프로세서의 모의실행 및 합성", 한국인터넷방송통신학회 논문지, 19(1), pp.239~245 (2019), 한국인터넷방송통신학회[DOI]
- SiFive, "Freedom Studio User Manual", 176~ (2020)
- STOFFELEN, Ko, "Efficient cryptography on the RISC-V architecture", Internatio nal Conference on Cryptology and Informa tion Security in Latin America, pp.323~340 (2019), Springer
- Jin-Jae Le, "High-Speed ARIA cryptographic extension for a low performance RISC-V processor", CISC-W20, onlineProceeding, pp.542~545 (2020)