32-bit RISC-V 상에서의 사전 연산을 활용한 Fixslicing AES-CTR 속도 최적화 구현
Implementation of Fixslicing AES-CTR Speed Optimized Using Pre-Computed on 32-Bit RISC-V
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
Fixslicing AES는 Bitsliced AES의 선형 계층에서 많은 Cycle이 발생하는 것을 최소화하기 위해 Shiftrows 단계를 생략한 기법으로 Bitsliced 기법 대비 30% 성능 향상을 보여준다. 하지만 생략된 Shiftrows를 보완하기 위해 코드량이 증가되기 때문에 Shiftrows를 절반만 생략한 Semi-Fixsliced와 완전히 생략한 Fully-Fixsliced로 나뉜다. 본 논문에서는 사전 연산 테이블 기법을 활용한 RISC-V 상에서의 Fixslicing AES의 CTR 모드 구현을 제안한다. CTR 모드의 특징을 활용하여 2-라운드 SubBytes 연산까지의 사전 연산을 통해 암호화 과정에서 2-라운드 SubBytes까지 생략한 빠른 암호화가 가능하다. 해당 기법을 활용하여 32-bit RISC-V 상에서 Semi-Fixsliced는 하나의 블록을 암호화하는 비용은 1,345 Cycle이며 기존 대비 7%의 성능 향상, Fully-Fixsliced는 1,283 Cycle 이며 기존 대비 9%의 성능 향상을 확인하였다.
Abstract
Fixslicing AES is a technique that omits the Shiftrows step to minimize the cost of the linear layer of Bitsliced AES, showing a 30% performance over the Bitsliced technique. However, the amount of code increases to compensate for the omitted shiftrows. Therefore, it is proposed to be divided into Semi-Fixsliced in which only half of shiftrows are omitted and Fully-Fixsliced in which Shiftrows are omitted completely. In this paper, we propose a CTR mode implementation of Fixslicing AES on RISC-V using the pre-computed table technique. By utilizing the characteristics of the CTR mode, it is possible to perform fast encryption by omitting up to the second round SubBytes from the encryption process through pre-computed up to the second round SubBytes operation. Using this technique, it was confirmed that Semi-Fixsliced has a performance of 1,345 cycles per block and a performance improvement of 7% compared to the previous performance result, and Fully-Fixsliced has a performance of 1,283 cycles per block and a performance of 9% compared to the previous performance result on 32-bit RISC-V.
참고문헌 (7)
- J.Daemen, "Reijndael:The Advanced Encryption Standard", Dr. Dobb's Journal (2002)
- C.Rebeiro, "Bitslice Implementation of AES", CANS 2006: Cryptology and Network Security, pp.203~212 (2006)
- P.Schwabe, "All the AES You Need on Cortex-M3 and M4", Selected Areas in Cryptography, pp.180~194 (2016)
- A. Adomnicai, "Fixslicing AES-like ciphers : New bitsliced AES speed records on ARM-Cortex M and RISC-V", IACR-ePrint 2020-1123, ~ (2020)
- W. Diffie, "Privacy and Authentication : An Introduction to Cryptography", Proceedings of the IEEE, pp.397~427 (1979)
- A. Waterman, "The risc-vinstruction set manual, volume i: Baseuser-level isa, UCB", EECS-2011-62 116, 2011
- A. Waterman, "The RISC-V Instruction Set Manual Volume I: User-Level ISA Document Version 2.2", UCBerkeley Tech, ~ (2017)