슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조
Structure of Low-Power MOS Current-Mode Logic Circuit with Sleep-Transistor
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. 16 x 16 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 0.35 ㎛ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.
Abstract
This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The 16 x16 bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. This circuit is designed with Samsung 0.35 ㎛ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.
참고문헌 (5)
- Neil H. E. Wests, "CMOS VLSI DESIGN" (2005), Addison-Wesley Publishing Company
- Hassan Hassan, "MOS Current Mode Circuits: Analysis, Design, and Variability", IEEE Trans. VLSI Systems, 13(8), pp.885~898 (2005)
- Akira Tanabe, "0.18-㎛ CMOS 1-Gb", s Multiplexer, IEEE J. Solid-State Circuits, pp.2001, 36[DOI]
- M. Mizuno, "A GHz MOS, Adaptive Pipeline Technique Using MOS Current-Mode Logic", IEEE J. Solid-State Circuits, 31, pp.784~791 (1996)
- Issam S. Abu-Khater, "Circuit Techniques for CMOS Low-Power High-Performance Multipliers", IEEE J. Solid-State Circuits, 31(10), pp.1535~1546 (1996)