저 전력 MOS 전류모드 논리 병렬 곱셈기 설계
Design of a Low-Power MOS Current-Mode Logic Parallel Multiplier
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
이 논문은 MOS 전류모드 논리 (MOS current-mode logic circuit, MCML) 회로를 이용하여 저 전력 특성을 갖는 8×8 비트 병렬 곱셈기를 설계하였다. 설계한 곱셈기는 회로가 동작 하지 않을 때의 정적 전류의 소모를 최소화하기 위하여 슬립 트랜지스터 (sleep-transistor)를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하였다. 설계한 곱셈기는 기존 MOS 전류모드 논리회로에 비해 대기전력소모가 1/50으로 감소하였다. 또한, 이 회로는 기존 MOS 전류모드 논리회로에 비해 전력소모에서 10.5% 감소하였으며, 전력소모와 지연시간의 곱에서 11.6%의 성능향상이 있었다. 이 회로는 삼성 0.35㎛ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.
Abstract
This paper proposes an 8×8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ㎛ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.
참고문헌 (6)
- Neil H. E. Wests, "CMOS VLSI DESIGN" (2005), Addison-Wesley Publishing Company
- Israel Koren, "Computer Arithmetic Algorithms" (2001), Prentice-Hall International
- A. Tanabe, "18-㎛ CMOS 1-Gb", s Multiplexer, IEEE J. Solid-State Circuits, pp.2001, 36[DOI]
- M. Mizuno, "A GHz MOS, Adaptive Pipeline Technique Using MOS Current-Mode Logic", IEEE J. Solid-State Circuits, 31, pp.784~791 (1996)
- Issam S. Abu-Khater, "Circuit Techniques for CMOS Low-Power High-Performance Multipliers", IEEE J. Solid-State Circuits, 31, pp.1535~1546 (1996)
- H. Hassan, "MOS Current Mode Circuits: Analysis, Design, Variability", IEEE Trans. on Very Large Scale Integration System, 13(8), pp.885~ (2005)