저 전력 MOS 전류모드 논리회로 설계
Design of a Low-Power MOS Current-Mode Logic Circuit
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 16 x 16 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 0.18 ㎛ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.
Abstract
This paper proposes a low-power MOS current-mode logic circuit with the low voltage swing technology and the high-threshold sleep-transistor. The sleep-transistor is used to high-threshold voltage PMOS transistor to minimize the leakage current. The 16x16 bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/104. The proposed circuit is achieved to reduce the power consumption by 11.7% and the power-delay-product by 15.1% compared with the conventional MOS current-model logic circuit in the normal mode. This circuit is designed with Samsung 0.18 ㎛ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.
참고문헌 (8)
- Neil H. E. Wests, "CMOS VLSI DESIGN" (2005), Addison-Wesley
- J. B. Kim, "Design of a low-power 8x8-bit parallel multiplier using MOS current mode logic circuit", International Journal of Electronics, 94(10), pp.905~913 (2007)
- Hassan Hassan, "MOS Current Mode Circuits: Analysis, Design, and Variability", IEEE Trans. VLSI Systems, 13(8), pp.885~898 (2005)
- Akira Tanabe, "0.18-㎛ CMOS 1-Gb", s Multiplexer, IEEE J. Solid-State Circuits, pp.2001, 36[DOI]
- M. Mizuno, "A GHz MOS,Adaptive Pipeline Technique Using MOS Current-Mode Logic", IEEE J. Solid-State Circuits, 31, pp.784~791 (1996)
- Issam S. Abu-Khater, "Circuit Techniques for CMOS Low-Power High-Performance Multipliers", IEEE J. Solid-State Circuits, 31(10), pp.1535~1546 (1996)
- Jang Hee Kang, "Design of a low power CVSL full adder using low-swing technique", in Proceeding of IEEE International Conference on Semiconductor Engineering, pp.247~251 (2004)
- Masato Nagamatsu, "A 15nS 32X32-bit CMOS Multiplier with an Improved Parallel Structure", 25(2), pp.494~497 (1990)