고정 지연 조건에서 전력-지연 효율성의 최적화를 위한 논리 경로 설계
On a Logical Path Design for Optimizing Power-delay under a Fixed-delay Constraint
0
조회
0
다운로드
1
인용
0
참고문헌
키워드
초록
Logical Effort의 기법은 회로의 지연 값을 간단한 필산으로 신속하게 측정할 수 있는 기술이다. 이 기법은 설계 공정 시간을 절약하는 장점도 있지만 고정 지연이라는 설계조건에서 회로의 면적이나 전력의 최소화를 도출할 수 있는 논리 경로를 설계하는데 약점도 있다. 이 논문에서는 균형 지연 모형을 제안하고 이 방법을 기반으로 논리경로에서 전력-지연 효율성을 최적화하는 기법을 제안하고자 한다. 본 논문의 기법을 사용하여 8-input AND 게이트의 3가지 서로 다른 설계 회로를 모의 시험한 결과 기존 Logical Effort의 기법보다 약 40%정도 전력 소비의 효율성이 향상되었다.
Abstract
Logical Effort is a simple hand-calculated method that measures quick delay estimation. It has the advantage of reducing the design cycle time. However, it has shortcomings in designing a path for minimum area or power under a fixed-delay constraint. In this paper, we propose an equal delay model and, based on this, a method of optimizing power-delay efficiency in a logical path. We simulate three designs of an eight-input AND gate using our technique. Our results show about 40% greater efficiency in power dissipation than those of Logical Effort method.
참고문헌 (10)
- Carver Mead, "Introduction to VLSI systems" (1979), Addison Wesley press
- Ivan E. Sutherland, "Logical Effort: Designing for Speed on the Back of an Envelope" (1991), MIT Press
- Ivan Sutherland, "Logical Effort:Designing Fast CMOS Circuits" (1999), Morgan Kaufmann Pub.
- Jo Ebergen, "Transistor Sizing: How to Control the Speed and Energy Consumption of a Circuit", Proceedings International Symposium on Advanced Research in Asynchronous Circuits and Systems (2004), IEEE Computer Society Press
- B. Lasbouygues, "Logical Effort model extension to propagation delay representation", IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, 25(9), pp.1677~1684 (2006)
- Chun-Hui Wu, "Logical Effort model extension with temperature and voltage variation", Thermal Investigation of ICs and Systems, ~ (2008)
- Haile Yu, "FPGA interconnect design using logical effort", Field Programmable Logic and Applications, ~ (2008)
- Seung-ho Lee, "An Enhanced Transistor Sizing Technique in a Logical Path Considering Efficient Energy Consumption", The 3rd International Conference on Ubiquitous Information Technologies & Applications (2008)
- Jan M. Rabaey, "Digital Integrated Circuits, A Design Perspective, Second Edition" (2003), Prentice Hall
- Neil H.E. Weste, "CMOS VLSI Design: A Circuits and Systems Perspective" (2005), Addison Wesley