인크리멘탈 이벤트－구동 HDL 시뮬레이션에의 실제적 접근법
A Practical Approach to Incremental Event-driven HDL Simulation
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 이벤트구동 HDL 시뮬레이션에서 시뮬레이션 실행 시간 단축을 위한 인크리멘탈 시뮬레이션 방법을 제시한다. 일반적으로 시뮬레이션 과정은 일련의 반복적인 설계수정들과 동반되어 반복적으로 일어난다. 인크리멘탈 시뮬레이션은 이와같은 반복적인 시뮬레이션에서설계수정 전의 시뮬레이션 결과를 이용하여서 설계수정 후에 진행되는 시뮬레이션의 수행 시간을 단축할 수 있는 효과적인 시뮬레이션 방법이다. 본 논문에서 제안된 인크리멘탈 시뮬레이션 방법의 유용함은 다양한 실제 디자인들에 적용한 실험을 통하여 확인할 수 있었다.
Abstract
In this paper, we propose an incremental simulation method in event-driven HDL simulation to reduce the simulation execution time. Ingeneral, the simulation is repeated with a series of design changes. Incremental simulation is an efficient simulation method that shortensthe simulation execution time for the following simulation by using the result of previous simulation. We have observed the effectivenessof the proposed approach through the experimentation with multiple real designs.
참고문헌 (10)
- P. Rashinkar, "System-on-a-chip Verification: Methodology and Technique" (2000), Kluwer Academic Publishers
- B. Wile, "Comprehensive Functional Verification: The Complete Industry Cycle (Systems on Silicon)" (2005), Elsevier
- 심규호, "효율적 디버깅을 위한 디자인 체크포인트 기반 시뮬레이션 방법", 정보처리학회논문지. 컴퓨터 및 통신시스템, 19(3), pp.113~120 (2012), 한국정보처리학회[DOI]
- S. Y. Hwang, "Incremental functional simulation of digital circuits", Proc. International Conference of Computer-Aided Design, pp.392~395 (1987)
- S. Y. Hwang, "Fast Functional Simulation : An Incremental Approach", IEEE Transaction on CAD, 7, pp.765~774 (1988)
- Kyuho Shim, "A Fast Two-pass HDL Simulation with On-Demand Dump", Asia and South Pacific Design Automation Conference, 2008, pp.422~427 (2008)
- Namdo Kim, "Smart Debugging Strategy for Billion-Gate SOCs", 47th Design Automation Conference (2010)
- J. Marantz, "Enhanced Visibility and Performance in Functional Verification by Reconstruction", Proc. 35th Design Automation Conference, pp.164~169 (1998)
- Yu-Chin Hsu, "Maximizing Full-Chip Simulation Signal Visibility for Efficient Debug", International Symposium on VLSI Design, pp.1~5 (2007)
- "IUS Simulator Usermanual, Cadence Design Systems"[URL]