공간적 부분시뮬레이션 전략이 적용된 예측기반 병렬 게이트수준 타이밍 시뮬레이션
Prediction-Based Parallel Gate-Level Timing Simulation Using Spatially Partial Simulation Strategy
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 이벤트구동 게이트수준 타이밍 시뮬레이션의 성능 향상 및 디버깅 효율성 크게 높일 수 있는 공간적 부분시뮬레이션 전략이 적용된 효율적인 예측기반 병렬 시뮬레이션 기법을 제안한다. 제안된 기법은 병렬 이벤트구동 로컬시뮬레이션들의 입력값과 출력값에 대한 빠르면서도 정확한 예측을 달성하기 위해서, 공간적 부분시뮬레이션 전략을 추상화 상위수준 시뮬레이션에 적용하여 정확한 예측 데이터를 빠르고 즉각적으로 생성해낸다. 공간적 부분시뮬레이션 전략이 적용된 예측기반 병렬 게이트수준 타이밍 시뮬레이션은 성능 평가를 위하여 사용된 6개의 벤치마크 설계들에 대하여 제일 일반적인 순차 이벤트구동 게이트수준 타이밍 시뮬레이션에 비하여 평균 약 3.7배, 상용화된 멀티코어 기반의 병렬 이벤트구동 게이트수준 타이밍 시뮬레이션에 비해서는 평균 9.7배, 그리고 기존의 가장 우수한 예측기반 병렬 이벤트구동 게이트수준 타이밍 시뮬레이션 결과에 비해서도 평균 2.7배의 시뮬레이션 성능이 향상됨을 확인할 수 있었다.
Abstract
In this paper, an efficient prediction-based parallel simulation method using spatially partial simulation strategy is proposed for improving both the performance of the event-driven gate-level timing simulation and the debugging efficiency. The proposed method quickly generates the prediction data on-the-fly, but still accurately for the input values and output values of parallel event-driven local simulations by applying the strategy to the simulation at the higher abstraction level. For those six designs which had used for the performance evaluation of the proposed strategy, our method had shown about 3.7x improvement over the most general sequential event-driven gate-level timing simulation, 9.7x improvement over the commercial multi-core based parallel event-driven gate-level timing simulation, and 2.7x improvement over the best of previous prediction-based parallel simulation results, on average.
참고문헌 (15)
- R. M. Fujimoto, "Parallel Discrete Event Simulation", Communication of the ACM, 33(10), pp.30~53 (1990)
- D. M. Nicol, "Principles of Conservative Parallel Simulation", Proceedings of the 28th Winter Simulation Conference, pp.128~135 (1996)
- R. M. Fujimoto, "Time Warp on a Shared Memory Multiprocessor", Transactions of the Society for Computer Simulation, 6(3), pp.211~239 (1989)
- L. Li, "A design-driven partitioning algorithm for distributed Verilog simulation", Proc. 20th International Workshop on Principles of Advanced and Distributed Simulation(PADS), pp.211~218 (2007)
- D. Chatterjee, "Event-driven gatelevel simulation with general purpose GPUs", Proc. of Design Automation Conference(DAC09), pp.557~562 (2009)
- "IUS Simulator Usermanual"[URL]
- "VCS Simulator Usermanual"[URL]
- K. Chang, "Parallel Logic Simulation : Myth or Reality?", Computer, 45(4), pp.67~73 (2012)
- Jaehoon Han, "Predictive parallel event-driven HDL simulation with a new powerful prediction strategy", Proc. of Design, Automation and Test in Europe Conference and Exhibition(DATE), pp.1~4 (2014)
- Yuhao Zhu, "Massively Parallel Logic Simulation with GPUs", ACM Transactions on Design Automation of Electronic Systems(TODAES), 16(3), pp.1~20 (2011)
- James Gross, "Multi-Level Parallelism for Time- and Cost-efficient Parallel Discrete-Event Simulation on GPUs", Proc. of 26th ACM, 2012, ~
- 양세양, "새로운 예측기반 병렬 이벤트구동 로직 시뮬레이션", 정보처리학회논문지. 컴퓨터 및 통신시스템, 4(3), pp.85~90 (2015), 한국정보처리학회[DOI]
- 양세양, "예측정확도 향상 전략을 통한 예측기반 병렬 게이트수준 타이밍 시뮬레이션의 성능 개선", 정보처리학회논문지. 컴퓨터 및 통신시스템, 5(12), pp.439~446 (2016), 한국정보처리학회[DOI]
- Chandy, K. M., "Distributed simulation : A case study in design and verification of distributed programs", IEEE Trans. Softw. Engin., SE-5(5), pp.440~452 (1979)