본문 바로가기
KERD
논문KCI 등재

칩 스택 패키지에 적용을 위한 Rotating Disc Electrode의 회전속도에 따른 Cu Via Filling 특성 분석

Cu Via-Filling Characteristics with Rotating-Speed Variation of the Rotating Disc Electrode for Chip-stack-package Applications

1

조회

0

다운로드

3

인용

0

참고문헌

주제분류재료공학

초록

칩 스택 패키지에 적용을 위해 폭 75~10㎛, 길이 3mm의 트랜치 비아에 대해 도금전류밀도 및 rotating disc electrode(RDE)의 회전속도에 따른 Cu filling 특성을 분석하였다. RDE 속도가 증가함에 따라 트랜치 비아의 Cu filling 특성이 향상되었다. 트랜치 비아의 반폭 길이, 즉 트랜치 비아 폭의 1/2 길이와 이 트랜치 비아에 대해 95% 이상의 Cu filling 비를 얻기 위한 RDE 최소속도 사이에는 Nernst 관계식이 성립하여, 95% 이상의 Cu filling 비를 얻을 수 있는 최소 트랜치 비아의 반폭 길이는 RDE 속도의 제곱근의 역수에 직선적으로 비례하였다.

Abstract

: For chip-stack package applications, Cu filling characteristics into trench vias of 75~10 m width and 3 mm length were investigated with variations of the electroplating current density and the speed of a rotating disc electrode (RDE). Cu filling characteristics into trench vias were improved with increasing the RDE speed. There was a Nernst relationship between half width of trench vias of Cu filling ratio higher than 95% and the minimum RDE speed, and the half width of trenches with 95% Cu filling ratio was linearly proportional to the reciprocal of root of the minimum RED speed.

참고문헌 (14)

  1. "A review of 3-D packaging technology IEEE Trans. on Comp. Packag. Manufact. Technol.B", pp.2~14 (1988)
  2. "Three-dimensional interconnect technology for ultra-compact MMICs", 41, pp.1451~1455 (1997)
  3. "Aladdin: Packaging lessons learned", pp.7~11 (1995)
  4. "Three-dimensional electronics packaging", pp.7~11 (1995)
  5. "Current status of research and development for three-dimensional and chip stack technology", 40, pp.3032~3037 (2001)
  6. "Three-dimensional integration technology based on wafer bonding technique using micro-bumps", pp.1073~1074 (1995)
  7. "Three dimensional metallization for vertically integrated circuits", 37, pp.39~47 (1997)
  8. "3-D-multichip module" (1995), Denver, CO
  9. "3D Si-on-Si stack package", pp.248~253 (1999)
  10. "3D packaging promises performance, reliability gains with small footprints and lower profiles" (2005)
  11. "DC", pulse plating of copper for trench, pp.2001, 114[DOI]
  12. "Theory and practice of pulse plating" (1998)
  13. "Via-filling using electroplating for build-up PCBs", 47, pp.85~89 (2001)
  14. "The reduction of L-cystine hydrocholride at stationary and rotating disc mercury electrodes", 51, pp.133~145 (2005)

관련 논문AI추천

이 간행물의 다른 논문 (9건)