Wafer 레벨에서의 위치에 따른 TSV의 Cu 충전거동
Cu-Filling Behavior in TSV with Positions in Wafer Level
0
조회
0
다운로드
5
인용
0
참고문헌
키워드
초록
TSV기술은 실리콘 칩에 관통 홀(through silicon via)을 형성하고, 비아 내부에 전도성 금속으로 채워 수직으로 쌓아 올려 칩의 집적도를 향상시키는 3차원 패키징 기술로서, 와이어 본딩(wire bonding)방식으로 접속하는 기존의 방식에 비해 배선의 거리를 크게 단축시킬 수 있다. 이를 통해 빠른 처리 속도, 낮은 소비전력, 높은 소자밀도를 얻을 수 있다. 본 연구에서는 웨이퍼 레벨에서의 TSV 충전 경향을 조사하기 위하여, 실리콘의 칩 레벨에서부터 4″ 웨이퍼까지 전해 도금법을 이용하여 Cu를 충전하였다. Cu 충전을 위한 도금액은 CuSO4 5H2O, H2SO4 와 소량의 첨가제로 구성하였다. 양극은 Pt를 사용하였으며, 음극은 0.5×0.5 cm2~5×5 cm2 실리콘 칩과 4″ 실리콘 wafer를 사용하였다. 실험 결과,0.5×0.5 cm2 실리콘 칩을 이용하여 양극과 음극과의 거리에 따라 충전률을 비교하여 전극간 거리가 4 cm일 때 충전률이가장 양호하였다. 5×5 cm2 실리콘 칩의 경우, 전류 공급위치로부터 0~0.5 cm 거리에 위치한 TSV의 경우 100%의 Cu충전률을 보였고, 4.5~5 cm 거리에 위치한 TSV의 경우 충전률이 약 95%로 비아의 입구 부분이 완전히 충전되지 않는 경향을 보였다. 전극에서 멀리 떨어져있는 TSV에서 Cu 충전률이 감소하였으며, 안정된 충전을 위하여 전류를 인가하는 시간을 2 hrs에서 2.5 hrs로 증가시켜 4″ 웨이퍼에서 양호한 TSV 충전을 할 수 있었다.
Abstract
Through silicon via (TSV) technology is to form a via hole in a silicon chip, and to stack the chips verticallyfor three-dimensional (3D) electronics packaging technology. This can reduce current path, power consumption andresponse time. In this study, Cu-filling substrate size was changed from Si-chip to a 4″ wafer to investigate the behaviorof Cu filling in wafer level. The electrolyte for Cu filling consisted of CuSO4 5H2O, H2SO4 and small amount of additives. The anode was Pt, and cathode was changed from 0.5×0.5 cm2 to 4″ wafer. As experimental results, in the case of 5×5 cm2Si chip, suitable distance of electrodes was 4cm having 100% filling ratio. The distance of 0~0.5 cm from current supplyinglocation showed 100% filling ratio, and distance of 4.5~5 cm showed 95%. It was confirmed good TSV filling wasachieved by plating for 2.5 hrs.
참고문헌 (15)
- J. H. Lau, "Evolution, challenge, and outlook of TSV, 3D IC integration and 3d silicon integration", Advanced Packaging Materials (APM), pp.462~ (2011), IEEE
- P. Garrou, "Handbook of 3D integration, Technology and Application of 3D Integrated Circuits, Volume 1", pp.22~35 (2008), John Wiley & Sons
- S. P. Robert, "Three-Dimensional Integrated Circuits and the Future of System-on-Chip Designs", Proceeding of the IEEE, 94(6), pp.1214~ (2006)
- J. H. Jun, "A New Non-PRM Bumping Process by Electroplating on Si Die for Three Dimensional Packaging", Materials Transactions, 51(10), pp.1887~ (2010)
- 정일호, "Electrical Characteristics and Thermal Shock Properties of Cu-Filled TSV Prepared by Laser Drilling", Electronic Materials Letters, 9(4), pp.389~392 (2013), 대한금속·재료학회[DOI]
- K. Y. K. Tsui, "Parametric Study of Electroplating-based Via-filling Process for TSV Applications", International Conference on Electronic Packaging Technology and High Density Packaging (ICEPT-HDP), pp.23~ (2009), IEEE
- L. Hofmann, "Investigations regarding Through Silicon Via filling for 3D integration by Periodic Pulse Reverse Plating with and without additives", Microelectronic Engineering, 88(5), pp.705~ (2011)
- J. A. T. Norman, "New precursors for CVD copper metallization", Microelectronic Engineering, 85(10), pp.2159~ (2008)
- Q. Li, "Through silicon via Filling by Copper Electroplating in Acidic Cupric Methanesulfonate Bath", International Conference on Electronic Packaging Technology and High Density Packaging (ICEPT-HDP), pp.68~ (2009), IEEE
- 홍성철, "3차원 실장용 TSV 고속 Cu 충전 및 Non-PR 범핑", 마이크로전자 및 패키징학회지, 18(4), pp.49~53 (2011), 한국마이크로전자및패키징학회
- S. C. Hong, "Reduction of defects in TSV filled with Cu by high-speed 3-step PPR for 3D Si chip stacking", Microlectronics Reliability, 51(12), pp.2228~ (2011)
- 최은혜, "3D패키지용 Via 구리충전 시 전류밀도와 유기첨가제의 영향", 한국재료학회지, 22(7), pp.374~378 (2012), 한국재료학회[DOI]
- 홍성철, "High Speed Cu-Ni Filling into TSV for 3-Dimensional Si Chip Stacking", Metals and Materials International, 19(1), pp.123~128 (2013), 대한금속·재료학회[DOI]
- 정명원, "TSV 필링 공정에서 평활제가 구리 비아필링에 미치는 영향 연구", 마이크로전자 및 패키징학회지, 19(2), pp.55~59 (2012), 한국마이크로전자및패키징학회[DOI]
- 김은솔, "웨이퍼 레벨 3D Integration을 위한 Ti", Cu CMP 공정 연구, 2012, pp.19(3), 37~41[DOI]