열린 비아 Hole의 전기도금 Filling을 이용한 Cu 관통비아 형성공정
Cu Through-Via Formation using Open Via-hole Filling with Electrodeposition
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
써멀비아나 수직 배선으로 사용하기 위한 Cu 관통비아를 열린 비아 hole의 top-down filling 도금공정과bottom-up filling 도금공정으로 형성 후 미세구조를 관찰하였다. 직류도금전류를 인가하면서 열린 비아 홀 내를 top-downfilling 도금하거나 bottom-up filling 도금함으로써 내부기공이 없는 건전한 Cu 관통비아를 형성하는 것이 가능하였다. 열린 비아 홀의 top-down filling 공정에서는 Cu filling 도금 후 시편의 윗면과 밑면에서 과도금된 Cu 층을 제거하기 위한chemical-mechanical polishing(CMP) 공정이 요구되는데 비해, 열린 비아 홀의 bottom-up filling 공정에서는 과도금된 Cu층을 제거하기 위한 CMP 공정이 시편 윗면에서만 요구되는 장점이 있었다.
Abstract
Cu through-vias, which can be used as thermal vias or vertical interconnects, were formed using bottom-upelectrodeposition filling as well as top-down electrodeposition filling into open via-holes and their microstructures wereobserved. Solid Cu through-vias without voids could be successfully formed by bottom-up filling as well as top-downfilling with direct-current electrodeposition. While chemical-mechanical polishing (CMP) to remove the overplated Culayer was needed on both top and bottom surfaces of the specimen processed by top-down filling method, the bottomupprocess has an advantage that such CMP was necessary only on the top surface of the sample.
참고문헌 (21)
- "Wikipedia" (2014)[URL]
- C. G. Hwang, "Semiconductor Memories for IT”, Proc. 2002 IEEE International Solid-State Circuits Conference - Visuals Supplement 2002 to the Digest of Technical Papers", IEEE Components, Packaging and Manufacturing Technology Society (CPMT), pp.12~ (2002)
- Y. A. Cengel, "Introduction To Thermodynamics and Heat Transfer, Vol. II Heat Transfer", pp.758~ (2001), McGraw-Hill Co.
- 박만석, "3D IC 열관리를 위한 TSV Liquid Cooling System", 마이크로전자 및 패키징학회지, 20(3), pp.1~6 (2013), 한국마이크로전자및패키징학회[DOI]
- T. Y. Chiang, "Effect of Via Separation and Low-k Dielectric Materials on the Thermal Characteristics of Cu Interconnects", Proc. International Electron Devices Meeting (IEDM) 2000, pp.261~ (2000)
- 유병규, "고출력 LED 패키지의 Thermal Via 형성을 위한 Si 기판의 이방성 습식식각 공정", 마이크로전자 및 패키징학회지, 19(4), pp.51~56 (2012), 한국마이크로전자및패키징학회[DOI]
- 천성일, "형광체 변환 고출력 백색 LED 패키지의 가속 열화 스트레스", 마이크로전자 및 패키징학회지, 17(4), pp.19~26 (2010), 한국마이크로전자및패키징학회
- A. Rahman, "Thermal Analysis of Three-dimensional (3-D) Integrated Circuits (ICs)", Proc. International Interconnect Technology Conference, pp.157~ (2001)
- T. Y. Chiang, "Thermal Analysis of Heterogeneous 3-D ICs with Various Integration Scenarios", Proc. International Electron Devices Meeting (IEDM) 2000, pp.681~ (2001)
- S. Lee, "Analysis of High Density Interconnect Technology", Proc. 8th SEMITHERM Symposium, pp.55~ (1992)
- K. Y. Lee, "Electrical Characteristics of the Three-Dimensional Interconnection Struc-ture for the Chip Stack Package with Cu through Vias", J. Electron. Mater., 36(2), pp.123~ (2007)
- 정일호, "3차원 패키징용 TSV의 열응력에 대한 열적 전기적 특성", 마이크로전자 및 패키징학회지, 20(2), pp.23~29 (2014), 한국마이크로전자및패키징학회[DOI]
- T. Jeong, "Aluminum Nitride Ceramic Substrates-Bonded Vertical Light-Emitting Diodes", IEEE PHOTONICS TECHNOLOGY LETTERS, 21, pp.890~892 (2009), IEEE
- 박선희, "Cu 비아를 이용한 MEMS 센서의 스택 패키지용Interconnection 공정", 마이크로전자 및 패키징학회지, 14(4), pp.63~69 (2007), 한국마이크로전자및패키징학회
- 이광용, "칩 스택 패키지에 적용을 위한 Rotating Disc Electrode의 회전속도에 따른 Cu Via Filling 특성 분석", 마이크로전자 및 패키징학회지, 14(3), pp.65~71 (2007), 한국마이크로전자및패키징학회
- C. Ryu, "Suppression of power", ground inductive impedance and simultaneous switching noise using silicon through-via in a 3-D stacked chip package, 2007, pp.17(12), 855~857[DOI]
- Y. K. Jee, "Zinc and Tin- Zinc Via-Filling for the Formation of Through-Silicon Vias in a System-in-Package", J. Electron. Mater., 38(5), pp.685~ (2009)
- 김민영, "칩 스택 패키지용 Sn 관통-실리콘-비아 형성공정 및 접속공정", 대한금속·재료학회지, 48(6), pp.557~564 (2010), 대한금속·재료학회
- M. Y. Kim, "Formation of Through- Silicon-Vias Using Pressure Infiltration of Molten Tin", Mater. Trans., 53, pp.1810~ (2012)
- 최정열, "Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정", 마이크로전자 및 패키징학회지, 16(4), pp.9~15 (2009), 한국마이크로전자및패키징학회
- 최정열, "Cu 범프와 Sn 범프의 접속구조를 이용한 RF 패키지용 플립칩 공정", 마이크로전자 및 패키징학회지, 16(3), pp.67~73 (2009), 한국마이크로전자및패키징학회