2.06mV/count의 해상도를 갖는 칩 내부 전원전압 잡음 측정회로
On-chip Power Supply Noise Measurement Circuit with 2.06mV/count Resolution
2
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 0.768mm2의 면적을 차지한다.
Abstract
This paper describes measurement of an on-ship power supply noise in mixed-signal integrated circuits. To measure the on-chip power supply noise, we can check the effects of analog circuits and compensate it. This circuit consists of two independent measurement channels, each consisting of a sample and hold circuit and a frequency to digital converter which has a buffer and voltage controlled oscillator(VCO). The time-based voltage information and frequency-based power spectrum density(PSD) can be achieved by a simple analog to digital conversion scheme. The buffer works like a unit-gain buffer with a wide bandwidth and VCO has a high gain to improve resolution. This circuit was fabricated in a 0.18um CMOS technology and has 2.06mV/count. The noise measurement circuit consumes 15mW and occupies 0.768㎟.
참고문헌 (6)
- J. A. Olmstead, "Noise problems in mixed analog-digital integrated circuits", IEEE Custom integrated circuits conference, pp.659~662 (1987)
- Keiko Makie-Fukuda, "Measurement of digital noise in mixed-signal integrated circuits", IEEE J. Solid-State Circuits, 30(2), pp.87~92 (1995)
- Ali Muhtaroglu, "On-Die Droop Detector for Analog Sensing of Power Supply Noise", IEEE J. Solid-State Circuits, 39(4), pp.651~660 (2004)
- Elad Alon, "Circuits and Techniques for High-Resolution Measurement of On-Chip Power Supply Noise", IEEE J. Solid-State Circuits, 40(4), pp.820~828 (2005)
- G.Wegmann, "Charge injection in analog MOS switches", IEEE J. Solid-State Circuits, 22(6), pp.1091~1097 (1987)
- R.Jacob Baker, "CMOS Circuit Design, Layout, and Simulation", pp.829~834 (2004), IEEE Press