본문 바로가기
KERD
논문KCI 등재

25ps 해상도를 가진 CMOS Time to Digital 변환기 설계

Design of a CMOS Time to Digital Converter with 25ps Resolution

0

조회

0

다운로드

0

인용

0

참고문헌

키워드

초록

본 논문은 두 신호의 시간 차이를 디지털 신호로 변환하는 시간디지털변환기(Time to Digital Converter) 변환기에 대해서 서술하였다. 시간 차이를 측정하는 방법에는 여러 가지가 있으나 변환시간이나 저해상도의 단점을 가지고 있으며 또한 복잡한 구조를 가지는 문제점이 있다. 그러나 본 논문에서 제안한 시간디지털변환기회로는 고속 디지털 샘플러를 사용함으로써 단순한 구조로 높은 해상도(25ps)를 실현할 수 있었다. 입력신호가 시간디지털변환기의 입력으로 들어오면 샘플러가 신호를 검출해내고 레지스터에 의해 처리된 후 코딩블럭에 의해서 코딩되게 된다. 또한 25ps의 해상도를 얻기 위해서 본 논문에서는 다중위상클록발생기를 구현하였다.

Abstract

This paper describes a CMOS time to digital converter (TDC) that measures the interval between two signals and converts to a digital signal. There are various methods to measure the time interval. But several architectures have a limitation in resolution and in conversion time. Moreover, they have complex algorithms. But the proposed TDC circuit has achieved a high resolution (25ps) by using a high-speed digital sampler and simple algorithm. The sampler detects when input signals comes into the TDC and output is coded. The proposed multiphase clock generator was also implemented to achieve 25p resolution.

참고문헌 (5)

  1. K.Maatta,, "A laser rangefinder for hot surface profile measurements", 952, pp.356~364
  2. Y.Arai, "A time digitizer CMOS gate-array with 250ps time resolution.", pp.212~220
  3. Mota, "high resolution time to digital time converter.", pp.409~412 (1998)
  4. M.S. Gorbics,, "A High resoution multihit Time to Digital Converter Integrated Circuit.", 44(3), pp.379~384
  5. K, "A multi-gigabit CMOS Data Recovery Circuit Using an Analog Parallel Sampling Technique", 4, pp.238~241

관련 논문AI추천

이 간행물의 다른 논문 (8건)