디스플레이 포트를 위한 고속 보조 채널 설계
Fast Auxiliary Channel Design for DisplayPort
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문은 디스플레이포트의 보조채널에서 고속 데이터 전송을 할 수 있는 고속 양방향 보조 채널을 구성하기 위한 새로운 송·수신기 구조를 제안하고 적용에 대해 서술하였다. 제안된 고속 보조 채널은 저속 전송에서 맨체스터 인코딩을 사용하여 1Mbps대역폭을, 고속 전송에서 8B/10B인코딩 방식을 사용하여 720Mbps의 대역폭을 지원한다. 맨체스터 전송을 사용하여 고속 보조채널 및 메인링크의 링크 서비스 및 디바이스 서비스를 위한 저속 보조 채널 블록을 제안하고, 8B/10B인코딩 방식을 통하여 보조채널을 통한 고속 데이터 전송을 위한 블록을 제안한다. 또한 데이터 패킷 구조와 데이터 전송방식에 대하여 정의하였다. 설계된 시스템은 Verilog HDL로 설계 되었으며, 고속 보조채널 송·수신기는 Xilinx Vertex4 FPGA을 사용하여 합성한 결과 7,648개의 LUTs와 6,020개의 registers를 사용 하였으며, 최대 동작 속도는 203MHz의 성능을 확인 하였다.
Abstract
This paper presents the design of a fast auxiliary channel bus for DisplayPort 1.2 interface. The fast auxiliary channel supports Manchester transactions at 1Mbps and fast auxiliary transactions at 780Mbps. The Manchester transaction is used for managing the main link and auxiliary channel and the fast auxiliary transaction is for data transfer via the auxiliary channel. Simplified serial bus architecture is proposed to be implemented in fast auxiliary channel. The fast auxiliary channel transmitter and receiver are implemented with 7,648 LUTs and 6,020 slice register synthesized in Xilinx Vertex4 FPGA and can be operated at 72MHz to support 720Mbps.
참고문헌 (17)
- Hitachi, "High-Definition Multimedia Interface Specification", ~ (2006), Version 1.3
- Digital Display Working Group, "Digital Visual Interface DVI", ~ (1999)
- National Semiconductor, "LVDS owner's manual", ~ (2004)
- Compaq, "Universal Serial Bus Specification", ~ (2000), Revision 2.0
- VESA, "VESA DispalyPort Standard", ~ (2008), Version 1, Revision 1a
- VESA, "VESA DisplayPort Standard", ~ (2010), Version 1, Revision 2
- VESA, "DisplayPort Link Layer Compliance Test", 전기전자학회 논문지, 10(2) (2007)
- Yoo-woo Kim, "A Design of DisplayPort Link Layer", International SoC Design Conference, pp.45~48 (2008)
- Seong-bok Cha, "A Design of DisplayPort AUX Channel", SoC Conference (2009)
- A. X. widmer, "A DC-balanced, Partitioned-Block, 8B", 10B Transmission Code, 1983, pp.27(9), 440~451
- ARM, "AMBA Specification", ~ (1999), Rev 2.0
- A. Bystrov, "Priority Arbiters", in Proc. IEEE 6th international Symp. ASYNC, pp.128~137 (2000)
- Mary K. Vernon, "Distributed Round-Robin and First-come First-Serve Protocols and Their Application to Multiprocessor Bus Arbitration", The ACM 15th Annual International Symposium on Computer Architecture (1988)
- Y. Xu, "An Adaptive Dynamic Arbiter for Multi-Processor SoC", Solid-State and Integrated Circuit Technology International Conf, pp.1993~1996 (2006)
- S.Shimizu, "Parallel bus systems using code-division multiple access technique", in Proc. IEEE Int. Symp. Circuits Syst, pp.240~243 (2003)
- K. Lahiri, "The LOTTERY BUS On-Chip Communication Architecture", IEEE Trans. VLSI Systems, 14(6) (2006)
- K. Kim, S, "an arbitration look-ahead scheme for reducing end-to-end latency in networks on chip", IEEE Circuits and Systems, pp.2357~360 (2005)