HEVC CABAC 복호화기의 이진 산술 복호화기 설계
Hardware Implementation of Binary Arithmetic Decoder in HEVC CABAC Decoder
0
조회
0
다운로드
1
인용
0
참고문헌
키워드
초록
HEVC CABAC의 이진 산술 복호화기는 정규, 우회, 종료의 세 가지 복호화 모드에 따라 동작하고 각 모드에 따라 복호화 동작과 시간에 많은 차이가 있다. 또한 재정규화를 진행하게 되면 내부에서 피드백 루프가 발생하여 지연 시간이 길어지게 된다. 본 논문에서는 이를 해결하기 위해 재정규화가 일어날 수 있는 모든 range 값의 범위를 미리 체크하여 정규화가 일어나면 바로 range 값을 업데이트하고 모든 계산을 한 사이클 안에 수행할 수 있도록 설계하였다. 0.18 um 공정에서 구현된 이진 산술 복호화기의 최대 동작 속도는 215 MHz이며 크기는 5,423 게이트이다.
Abstract
HEVC CABAC binary arithmetic decoder operates in three decoding modes i.e. regular, bypass, and termination modes, where their decoding operations and time differ a lot. Furthermore, when renormalization occurs, its internal feedback loop induces large delay. In this paper, a binary arithmetic decoder was designed to solve this problem. In advance, it checks all range values with possible renormalization. When renormalization occurs, it immediately updates range value and finishes all calculation in a cycle. When implemented in 0.18 um process technology, its maximum operating frequency and gate counts are 215 MHz and 5,423 gates, respectively.
참고문헌 (15)
- Duyen Hai Pham, "Hardware Implementation of HEVC CABAC Binarizer", 전기전자학회논문지, 18(3), pp.356~361 (2014), 한국전기전자학회[DOI]
- Duyen Hai Pham, "Hardware Implementation of HEVC CABAC Binary Arithmetic Encoder", 전기전자학회논문지, 18(4), pp.630~635 (2014), 한국전기전자학회[DOI]
- 김두환, "HEVC CABAC 문맥 모델러의 하드웨어 구현", 전기전자학회논문지, 19(2), pp.254~259 (2015), 한국전기전자학회[DOI]
- 김두환, "우회 빈의 병렬처리가 가능한 HEVC CABAC 부호화기의 설계", 전기전자학회논문지, 19(4), pp.583~589 (2015), 한국전기전자학회[DOI]
- 김두환, "HEVC CABAC 복호화기의 역이진화기 설계", 전기전자학회논문지, 20(3), pp.326~329 (2016), 한국전기전자학회
- G. Sullivan, "Overview of the High Efficiency Video Coding (HEVC) Standard", IEEE Trans. Circuits Syst. Video Technol, 22(15), pp.1649~1668 (2012)
- B. Bross, "JCTVC-L1003_v34: High efficiency video coding (HEVC) text specification draft 10", Joint Collaborative Team on Video Coding (JCT-VC), ~ (2013)
- 한승목, "저면적 HEVC 코어 변환기 아키텍쳐 설계", 전기전자학회논문지, 17(2), pp.119~128 (2013), 한국전기전자학회[DOI]
- 이종배, "곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 설계", 전기전자학회논문지, 17(4), pp.570~578 (2013), 한국전기전자학회[DOI]
- 정슬기, "HEVC 4×4 IDCT", IDST 통합 블록 설계, 2015, pp.19(2), 271~275[DOI]
- 정슬기, "HEVC", VP9 4×4 Transform 통합 블록 설계, 2015, pp.19(3), 392~399[DOI]
- 이종배, "곱셈기를 재사용하는 16×16 HEVC 코어 역변환기 설계", 전기전자학회논문지, 19(3), pp.378~384 (2015), 한국전기전자학회[DOI]
- 정슬기, "HEVC 및 VP9 겸용 통합 역변환기의 설계", 전기전자학회논문지, 19(4), pp.596~602 (2015), 한국전기전자학회[DOI]
- 허아름, "탐색영역 데이터의 재사용 및 조기중단이 가능한 HEVC 움직임 추정 엔진 설계", 전기전자학회논문지, 20(3), pp.273~278 (2016), 한국전기전자학회
- "HEVC software repository HM-11 reference model"[URL]