HEVC CABAC 복호기의 문맥 모델러 설계
Hardware Implementation of Context Modeler in HEVC CABAC Decoder
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
HEVC(high efficiency video coding)의 엔트로피 코딩 방식인 CABAC(context-based adaptive binary arithmetic coding)에서는 각 구문 요소의 발생 확률을 추정하는 문맥 모델이 사용된다. 본 논문에서는 CABAC 복호화에 필요한 문맥 모델러를 설계하고 이를 구현하였다. 초기화에 필요한 연산 숫자를 줄이고 속도를 높이기 위해 참조 테이블을 사용하였으며, HEVC의 표준 테스트 영상 및 표준 부호기 구성에 대해 12가지의 시뮬레이션을 수행하여 모두 성공적으로 동작하는 것을 확인하였다. 설계된 문맥 모델러를 0.18 um에서 합성하였을 때의 최대 동작 주파수, 최대 처리율 및 게이트 수는 각각 200 MHz, 200 Mbin/s, 29,268 게이트이다.
Abstract
HEVC (high efficiency video coding) exploits CABAC (context-based adaptive binary arithmetic coding) for entropy coding, where a context model estimates the probability for each syntax element. In this paper, a context modeler was designed and implemented for CABAC decoding. lookup table was used to reduce computation and to increase speed. 12 simulations for HEVC standard test sequences and encoder configurations were performed, and the context modeler was verified to perform correction operations. The designed context modeler was synthesized in 0.18 um technology. Maximum frequency, maximum throughput, and gate count are 200 MHz, 200 Mbin/s, and 29,268 gates, respectively.
참고문헌 (15)
- Gary J. Sullivan, "Overview of the High Efficiency Video Coding (HEVC) Standard", IEEE Transactions on Circuits and Systems for Video Technology, 22(12), pp.1649~1668 (2012), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- B. Bross, "High efficiency video coding (HEVC) text specification draft 10", Joint Collaborative Team on Video Coding (JCT-VC), ~ (2013)
- 정슬기, "HEVC 4×4 IDCT", IDST 통합 블록 설계, 2015, pp.19(2), 271~275[DOI]
- 정슬기, "HEVC", VP9 4×4 Transform 통합 블록 설계, 2015, pp.19(3), 392~399[DOI]
- 이종배, "곱셈기를 재사용하는 16×16 HEVC 코어 역변환기 설계", 전기전자학회논문지, 19(3), pp.378~384 (2015), 한국전기전자학회[DOI]
- 정슬기, "HEVC 및 VP9 겸용 통합 역변환기의 설계", 전기전자학회논문지, 19(4), pp.596~602 (2015), 한국전기전자학회[DOI]
- 허아름, "탐색영역 데이터의 재사용 및 조기중단이 가능한 HEVC 움직임 추정 엔진 설계", 전기전자학회논문지, 20(3), pp.273~278 (2016), 한국전기전자학회
- 이성수, "HEVC 다단계 움직임 추정 기법에서 단위 연산기 개수의 최적화 방법", 전기전자학회논문지, 21(1), pp.100~103 (2017), 한국전기전자학회
- Duyen Hai Pham, "Hardware Implementation of HEVC CABAC Binarizer", 전기전자학회논문지, 18(3), pp.356~361 (2014), 한국전기전자학회[DOI]
- Duyen Hai Pham, "Hardware Implementation of HEVC CABAC Binary Arithmetic Encoder", 전기전자학회논문지, 18(4), pp.630~635 (2014), 한국전기전자학회[DOI]
- 김두환, "HEVC CABAC 문맥 모델러의 하드웨어 구현", 전기전자학회논문지, 19(2), pp.254~259 (2015), 한국전기전자학회[DOI]
- 김두환, "우회 빈의 병렬처리가 가능한 HEVC CABAC 부호화기의 설계", 전기전자학회논문지, 19(4), pp.583~589 (2015), 한국전기전자학회[DOI]
- 김두환, "HEVC CABAC 복호화기의 역이진화기 설계", 전기전자학회논문지, 20(3), pp.326~329 (2016), 한국전기전자학회
- 김수현, "HEVC CABAC 복호화기의 이진 산술 복호화기 설계", 전기전자학회논문지, 20(4), pp.435~438 (2016), 한국전기전자학회
- "HEVC Software - Revision 4919"[URL]