광대역 시스템을 위한 저전력 시그마-델타 변조기
Design of the Low-Power Continuous-Time Sigma-Delta Modulator for Wideband Applications
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 20MHz 대역폭, 저잡음, 저전력의 3차 저역 통과 시그마-델타 모듈레이터를 개발한다. 본 시스템의 대역폭은 LTE 및 그 외 다른 광대역 무선통신 표준을 만족할 수 있다. Feed-forward 구조의 3차 저역 통과 필터를 통해 저전력 및 저복잡도를 실현한다. 개발된 시스템은 빠른 데이터 변환을 실현하기 위해 3bit-flash 타입의 양자화 회로를 사용하였다. Current-steering DAC의 경우 추가적인 회로 없이 높은 정확도와 낮은 전력 소모의 이유로 고안되었다. DAC의 입력 전압이 변할 경우 생기는 glitch들을 없애기 위해 cross-coupled 트랜시스터를 사용하여 glitch 상쇄(cancellation)를 실현하였다. 개발된 시스템은 32.65mW의 저전력 구현과 함께 65.9dB의 peak SNDR, 20MHz의 대역폭을 실현한다. 600mVp-p의 입력 two-tone 신호 입력 인가후의 IM3는 69dBc를 실현하였으며 TSMC의 0.18-um CMOS 공정을 이용하여 설계되었다.
Abstract
In this paper, we present the design of a 20MHz bandwidth 3rd-order continuous-time low-pass sigma-delta modulator with low-noise and low-power consumption. The bandwidth of the system is sufficient to accommodate LTE and other wireless network standards. The 3rd-order low-pass filter with feed-forward architecture achieves the low-power consumption as well as the low complexity. The system uses 3bit flash quantizer to provide fast data conversion. The current-steering DAC achieves low-power and improved sensitivity without additional circuitries. Cross-coupled transistors are adopted to reduce the current glitches. The proposed system achieves a peak SNDR of 65.9dB with 20MHz bandwidth and power consumption of 32.65mW. The in-band IM3 is simulated to be 69dBc with 600mVp-p two tone input tones. The circuit is designed in a 0.18-um CMOS technology and is driven by 500MHz sampling rate signal.
참고문헌 (9)
- Jusung Kim, "Low-Power, Low-Cost CMOS Direct-Conversion Receiver Front-End for Multistandard Applications", IEEE Journal of Solid-State Circuits, 48(9), pp.2090~2103 (2013), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- 안철민, "전치 증폭기 공유 기법을 이용한 8-bit 10-MSample", s Folding & Interpolation ADC, 2013, pp.17(3), 275~283[DOI]
- 황성욱, "광대역 종합 통신망 응용을 위한 8b 52 MHz CMOS 서브레인징 A", D 변환기 설계, 1998, pp.2(2), 309~315[DOI]
- J. Jo, "A 20MHz bandwidth continuous-time ∑∆ modulator with jitter immunity improved full-clock period SCR(FSCR) DAC and high speed DWA", IEEE Asian Solid-State Circuits Conference (A-SSCC), pp.1~4 (2010)
- C.-Y Lu, "A 25MHz bandwidth 5th-order continuous-time low-pass sigma-delta modulator with 67.7dB SNDR using time-domain quantization and feedback", IEEE J. Solid-State Circuits, 45(9), pp.1795~1808 (2010)
- Vikas Singh, "Compensating for quantizer delay in excess of one clock cycle in continuous-time ∑∆ modulators", IEEE Transactions on Circuits and Systems II: Express Briefs, 57(9), pp.676~680 (2010), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- M. Choi, "A 6-b 1.3-Gsample", s A, IEEE Journal of Solid-State Circuits, pp.2001, 36(12)[DOI]
- J. Bastos, "A 12-bit intrinsic accuracy high-speed CMOS DAC", IEEE Journal of Solid-State Circuits, 33(12), pp.1959~1969 (1998), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Sunghyun Park, "A 4-GS", s 4-bit flash ADC in 0.18-um CMOS, 2007, pp.42(9), 1865~1872[DOI]