GF(3m)상의 전류모드 CMOS 승산기 설계
Design of GF(3m) Current-Mode CMOS Multiplier
1
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문에서는 GF(3m)상의 전류모드CMOS 승산기의 설계에 관하여 논의한다. 피 승산항에 원시원소 α를 곱함으로써 나타나는 피 승산항의 변화를 표준기저 표현을 이용하여 수식으로 전개하였다. GF(3m) 승산 회로를 구성하기 위하여 전류모드 CMOS를 사용하여 GF(3)상의 가산기와 승산기를 설계하였고 시뮬레이션 결과를 보였다. 기본 게이트들을 이용하여 GF(3m) 승산기를 설계하였고 m=3인 경우에 대하여 예를 보였다. 본 논문에서 제안한승산회로는 그 구성이 블록의 형태로 이루어지므로 GF(pm) 상에서 p와 m에 대한 확장이 용이하며, VLSI 구현에 유리하다 할 수 있다. 본 논문에서 제안한승산회로를 타 승산회로와 비교하였고, 개선효과를 확인하였다.
Abstract
In this paper, we discuss on the design of a current mode CMOS multiplier circuit over GF(3m). Using the standard basis, we show the variation of vector representation of multiplicand by multiplying primitive element α, which completes the multiplicative process. For the GF(3m) multiplicative circuit design, we design GF(3) adder and multiplier circuit using current mode CMOS technology and get the simulation results. Using the basic gates - GF(3) adder and multiplier, we build the GF(3m) multiplier circuit and show the examples for the case m=3. We also propose the assembly of the operation blocks for a complete GF(3m) multiplier. Therefore, the proposed circuit is easily extensible to other p and m values over GF(pm) and has advantages for VLSI implementation. We verify the validity of the proposed circuit by functional simulations and the results are provided.
참고문헌 (14)
- B. A. Laws, "A Cellular-Array Multiplier for GF", c-20, pp.1573~1578
- C.S. Yeh, "Systolic multipliers for finite field GF", c-33, pp.357~360
- J.Omura, "Computational Method and Apparatus for Finite Field", 4 587, pp.627~ (1986)
- C.C. Wang, "VLSI Architecture for Computing Multiplications and Inverses in GF", c-34, pp.709~717
- C. K. Koc, "Low-Complexity Bit Parallel Canonical and Normal Basis Multipliers for a Class of Finite Fields", 47(3), pp.353~356
- C. Paar,, "Efficient Multiplier Architectures for Galois Fields FG", c-47(2), pp.162~170
- J.C. Muzio, "Introduction Multiple-Valued Logic", pp.~35
- J.T.Butler, "Multiple-Valued Logic:guest editor's introduction and bibliography", pp.~21
- K. C. Smith, "The Prospect for Multivalued Logic", c-30, pp.619~634 (1981)
- N. Kamiura, "Design of a Multiple-Valued Cellular Array", e76-c, pp.3412~418
- T.Hanyu,S.Kazama,, "Design and implementationof a Low-Power Multiple-Valued Current Mode Integrated Circuit with Current-Source Control", E80-C(7), pp.941~947
- Y. Hata,, "Design of Multiple-Valued Programming Logic Array with Unary Function Generators", e82-d(5), pp.933~939
- H. K. Seoung, "Implementation of Multiple-Valued Multiplier on GF(3m) Using Current Mode CMOS", pp.221~226
- P. Sweeney, "Error Correcting Coding An Introduction" (1991), Prentice-Hall Inc. New Jersey