LVTSCR 기반의 2-Stack 구조 설계를 위한ESD 보호회로에 관한 연구
A Study on ESD Protection Circuit for 2-Stack Structure Design Based on LVTSCR
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 대표적인 ESD 보호회로인 SCR, LVTSCR을 기반으로 하여 특정한 어플리케이션의 요구 전압에 맞추어 설계하기 위한 Stack 기술에 대하여 서술한다. 또한 기존 구조와는 다른 SCR 기반의 ESD 보호회로를 제시하여 Stack기술에 적용함으로써, 주요 파라미터인 트리거 전압과 홀딩 전압의 변동에 대하여 검증한다. 새로이 추가되는 SCR 기반의 보호회로의 경우 추가적인 N+, P+ 영역의 삽입으로 인해 보다 높은 홀딩 전압을 갖는 ESD 보호회로이다. 또한 시놉시스사의 T-CAD 시뮬레이터를 이용하여 제안된 ESD 보호회로의 전기적 특성을 검증을 실시하였다.
Abstract
In this paper, This paper is based on the conventional ESD protection circuits SCR and LVTSCR. Also, the SCR-based ESD protection circuit, which is different from the conventional structure, is presented and tested for variations in the trigger voltage and holding voltage. Due to the insertion of additional N +, P + regions, the newly added SCR-based protection circuit have improved electrical characteristics. To discuss the electrical characteristics of the proposed circuit, Synopsys T-CAD simulation data was shown.
참고문헌 (8)
- 김현영, "SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구", 전기전자학회논문지, 19(2), pp.265~270 (2015), 한국전기전자학회[DOI]
- Albert Z. H. Wang, "On-Chip ESD Protection for Integrated Circuits 2nd ed" (2002), Springer
- M.D. Ker, "Investigation and Design of On-Chip Power-Rail ESD Clamp Circuits Without Suffering Latch up-Like Failure During System-Level ESD Test", IEEE J. SolidState Circuits, 43(11), pp.2533~2545 (2008)[DOI]
- C. Russ, "Non-uniform triggering of gg-nMOSs investigated by combined emission microcopy and transmission line pulsing", Proc. EOS, 1998, 177~186
- 이주영, "SCR, MVSCR, LVTSCR의 Turn-on time 및 전기적 특성에 관한 연구", 전기전자학회논문지, 20(3), pp.295~298 (2016), 한국전기전자학회
- O. Quittard, "SD protection for high-voltage CMOS technologies", EOS, 2006, 77~86
- V. Vashchenko, "High holding voltage cascoded LVTSCR structures for 5.5-V tolerant ESD protection clamps", IEEE Trans. on Devices. and Materials Reliability, 4, pp.273~280 (2004)[DOI]
- A Chatterjee, "A low-voltage triggering SCR for on-chip ESD protection at output and input pads", IEEE Electron Device Lett., 12, pp.21~22 (1991)[DOI]