비휘발성 메모리 기반 IMC을 활용한단일 코어/다중 레이어 CNN 가속기 최적화
Optimization of a Single-core/Multi-layer CNN Accelerator using Non-volatile Memory-based IMC
2
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
이 논문에서는 비휘발성 메모리 기반 In-Memory Computing(IMC)를 활용한 단일 코어/다중 레이어 CNN 가속기의 설계 초기단계에서 가속기의 성능과 면적을 예측하여 최적 메모리 데이터 플로우 및 인터페이스를 탐색할 수 있는 새로운 설계 공간 탐색기를제안한다. 이를 위해 다양한 메모리 레이아웃, 인터페이스, 매핑 방법을 탐색 공간에 포함하였다. 설계 옵션들을 완전 탐색 방식으로탐색하고, 성능과 면적을 예측하여 최적 메모리 데이터 플로우 및 인터페이스를 탐색했다. ResNet-18를 목표 네트워크로 설정하고,제안하는 설계 공간 탐색기를 통해 찾아낸 최적 메모리 데이터 플로우 및 인터페이스는 baseline 대비 면적 효율 측면에서 약 132배 향상이 가능함을 확인했다.
Abstract
This paper presents a novel Design Space Explorer(DSE) that can predict the performance and area of asingle-core/multi-layer CNN accelerator using non-volatile memory-based In-Memory Computing(IMC) at an earlystage of design to explore the optimal memory data flow and interface. To achieve this, we include variousmemory layouts, interfaces, and mapping methods in the exploration space. Design options were explored in anexhaustive search manner, and the optimal memory data flow and interfaces were explored by predictingperformance and area. Using ResNet-18 as the target network, we found that the optimal memory data flow andinterface found by the proposed DSE can improve the area efficiency by about 132 times compared to thebaseline.
참고문헌 (9)
- S. -C. Kao, "Digamma : domain-aware genetic algorithm for hw-mapping co-optimization for dnn accelerators", 2022 Design, Automation & Test in Eruope Conference & Exhibition (2022)
- B. Zhang, "PIMCA : a programmable in-memory computing accelerator for energy-efficient DNN inference", IEEE Journal of Solid-State Circuits, 58(5), pp.1436~1449 (2023)[DOI]
- J. Yue, "STICKER-IM : a 65 nm computingin-memory NN processor using block-wise sparsity optimization and inter", intra-macro data reuse, 2022, pp.57(8), 2560~2573
- P. Jokic, "Improving memory utilization in convolutional neural network accelerators", IEEE Embedded Systems Letters, 13(3), pp.77~80 (2021)[DOI]
- W. Sun, "A survey of computing-inmemory processor : from circuit to application", IEEE Open Journal of the Solid-State Circuits Society, 4, pp.25~42 (2024)[DOI]
- E. Choi, "A 333TOPS", W logic-compatible multi-level embedded flash compute-in-memory macro with dual-slope computation, 2023, ~
- M. Kim, "An embedded NAND flash-based compute-inmemory array demonstrated in a standard logic process", IEEE Journal of Solid-State Circuits, 57(2), pp.625~638 (2022)[DOI]
- M. Dazzi, "Accelerating inference of convolutional neural networks using in-memory computing", Frontiers in Computational Neuroscience, 15 (2021)[DOI]
- T. Bai, "An end-to-end in-memory computing system based on a 40-nm eFlashbased IMC SoC : circuits, toolchains, and systems co-design framework", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 43(6), pp.1729~1740 (2024)[DOI]