향상된 DFT 분석을 위한 MBIST 결함 정보 기록 시스템 설계
MBIST Fault Preservation System Design for Enhanced DFT Analysis
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
현대 반도체 시스템에서는 초고집적화로 인해 테스트 중요성이 더욱 증가하고 있어서 DFT의 도입이 필수적이다. 특히 SoC에서는 메모리의 면적이 전체 칩 면적의 대부분을 차지하기도 하며, 메모리 신뢰성과 테스트가 중요한 과제이다. 공정 미세화와 집적도증가로 메모리 셀 결함 가능성이 높아지고, 이로 인해 데이터 손실 및 시스템 오작동 등의 문제가 발생할 수 있다. 이를 해결하기위해 MBIST 기술이 널리 채택되며, 결함 복구 메커니즘인 BIRA 및 BISR와 같은 중요 기능도 수행한다. 그러나 기존의 복구 메커니즘이 있어도 공정상 발생하는 결함은 해결되지 않는다. 본 논문에서는 MBIST를 통해 검출된 결함 정보를 정상 메모리 영역에 저장하고, 이를 공정 제조사에서 확인하여 결함 유형 및 위치 분석을 통해 수율 개선에 활용할 수 있는 구조를 제안하였다. 시뮬레이션 결과, 다양한 종류의 결함 정보가 정확히 저장되어 DFT 개선에 도움을 줄 수 있음을 확인하였다.
Abstract
In modern semiconductor systems, the importance of testing has grown significantly due to ultra-high integration,making the adoption of DFT indispensable. In particular, memory often occupies the majority of the total chiparea in SoC designs, making memory reliability and testing critical challenges. As process technologies continue toscale and integration density increases, the likelihood of memory cell defects also rises, potentially leading to dataloss and system malfunction. To address these issues, MBIST technology has been widely adopted, along withessential mechanisms such as BIRA and BISR. However, despite the presence of these repair mechanisms, processinduceddefects cannot be completely resolved. This paper proposes a novel architecture in which defect informationdetected through MBIST is stored in healthy on-chip memory regions and made accessible to the fabricationfoundry. This enables analysis of defect types and locations, which can be leveraged for process diagnosis andyield improvement. Simulation results confirm that various types of defect data can be accurately recorded,demonstrating the proposed method’s potential to enhance DFT effectiveness.