본문 바로가기
KERD
논문KCI 등재

Modular 연산에 대한 오류 탐지

Error Detection Architecture for Modular Operations

1

조회

0

다운로드

0

인용

0

참고문헌

키워드

주제분류컴퓨터학

초록

본 논문에서는 정수 모듈러 N(홀수) 연산을 모듈러 (2r-1)N연산으로 변환하여 연산중 발생하는 오류를 탐지하는방법을 제시한다. 제안하는 방법은 모듈러 직렬 곱셈기의 경우 공간 복잡도는 50% 정도, 시간 복잡도는 1% 미만 증가한다, 제안하는 방법은 r=2 인 경우 1 비트 오류는 99%, 2 비트 오류는 50%, r=3 인 경우 1, 2 비트 오류를99% 탐지가 가능한 효율적인 오류 탐지 방법이다.

Abstract

In this paper, we proposed an architecture of error detection in ZN operations using Z(2r-1)N. The error detection can be simply constructed in hardware. The hardware overheads are only 50% and 1% with respectively space and time complexity. The architecture is very efficient because it is detection 99% for 1 bit fault. For 2 bit fault, it is detection 99% and 50% with respective r=2 and r=3.

참고문헌 (17)

  1. C. H. Kim, "Efficient Mod 3 Adder for Error Detction", Journal of Institute of Industrial Technology, 23 (2016), Semyung University
  2. 장남수, "페어링 기반 암호시스템의 효율적인 유한체 연산기", 정보보호학회논문지, 18(3), pp.33~44 (2008), 한국정보보호학회
  3. R. Lidl, "Introduction to finite fields and their applications" (1994), Cambridge University Press
  4. Digital Signature Standard, "Nat’1 Inst. of Standard and Technology", FIPS, ~, pp.FIPS Publication 182-2 (2000)
  5. "IEEE Standard Specification for Public–key Cryptography", IEEE Std. 1363-2000, ~ (2000)
  6. M. Joye, "Fault Analysis in Cryptography" (2012), Springer
  7. D. F. Barbe, "Very Large Scale Integration(VLSI)" (1982), Springer-verlag
  8. N. R Strader, "A canonical bit-sequential multiplier", IEEE Trans. Comput. (1982)
  9. T. J. Brosnan, "Modular Error Detection for Bit-Serial Multiplication", IEEE Trans. Comput, 37(9) (1988)
  10. G. Zervakis, "A High Radix Montgomery Multiplier with Concurrent Error Detection", 9th International Design and Test Symposium (2014)
  11. I. Duursma, "Tate pairing implementation for hyper elliptic curves       ", Asiacrypt 2003, LNCS 2894, pp.111~123 (2003), Springer-Verlag
  12. R. Granger, "Hardware and software normal basis arithmetic for pairing based crypto-graphy in characteristic three", IEEE Transactions on Computers, 54(7), pp.852~860 (2005)
  13. D. Page, "Hardware Implementation of Finite Fields of Characteristic Three", CHES 2002, LNCS 2523, pp.529~539 (2003), Springer- Verlag
  14. C. H. Kim, "Fault attacks for CRT based RSA : New attacks, New results, and New countermeasures", WiSTP 2007, LNCS 4462, pp.215~228 (2007)
  15. D. N. Amanor, "Efficient Hardware Architectures for Modular Multi-plication", Master, pp.2005
  16. J-P. Deschamps, "Harhware Implementation of Finite-Field Arithmetic" (2009), McGraw Hill
  17. A. Miyamoto, "Systematic design of RSA processor based on hig-hradix Montgomery Multipliers", IEEE Trans. VLSI Syst, 19(7), pp.1136~1146 (2011)

관련 논문AI추천

이 간행물의 다른 논문 (20건)