Thumb-2 명령어 집합 구조의 오프셋 주소 지정 방식과 사후 인덱스 주소 지정 방식의 확장
Extending Offset Addressing Mode and Post-Indexed Addressing Mode of Thumb-2 Instruction Set Architecture
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
본 논문에서는 Thumb-2 명령어 집합 구조의 성능을 개선하기 위하여 주소 지정 방식을 확장한다. 데이터 리스트에 대한 접근 속도를 향상시키기 위하여 제시된 기법에서는 두 개의 새로운 주소 지정 방식인 레지스터 오프셋과 즉시 오프셋을 결합하는 주소 지정 방식과 사후 증가 레지스터 오프셋 주소 지정 방식을 로드와 저장 명령어에 도입한다. 새롭게 도입된 명령어의 인코딩 공간을 제공하기 위하여 Thumb-2에서 사용 빈도가 낮은 두 개의 명령어들의 레지스터 필드의 너비를 감소시키고 이를 통해 절약한 비트들을 이용한다. 실험 결과, 제시된 방법은 전통적인 방식과 비교하여 평균 6.4%의 성능을 향상시킨다.
Abstract
New addressing mode extension approach is proposed as a way to improve the performance of the Thumb-2 instruction set architecture. To speed up access to a data list, two new addressing modes are introduced for load and store instructions which are register-plus-immediate offset addressing mode and post-indexed register offset addressing mode. To provide encoding space for the new instructions, the register fields in less frequently used instructions are reduced and new addressing modes are introduced by capitalizing on the saved bits. Experiments show performance improvement of an average of 6.4% compared to the conventional approach.
참고문헌 (16)
- ARM Annual Report & Accounts 2012, "Advanced RISC Machines Ltd.", Advanced RISC Machines Ltd, ~ (2012)
- Improving ARM Code Density and Performance, "R. Phelan", RISC Machines Ltd, ~ (2003)
- S. Segars, "Embedded control problems, Thumb, and the ARM7TDMI", IEEE Micro, 15(5), pp.22~30 (1995)
- B. Li, "Bit Section Instruction Set Extension of ARM for Embedded Applications", Proc. of International Conference on Compilers, Architecture, and Synthesis for Embedded Systems (CASES), pp.69~78 (2002)
- H. -H. Chiang, "Doubling the Number of Registers on ARM Processors", Proc. of the 16th Workshop on Interaction between Compilers and Computer Architectures (INTERACT-16) (2012)
- J. Goodacre, "Parallelism and the ARM instruction set architecture", Computer, 38(7), pp.42~50 (2005)
- A. Krishnaswamy, "Efficient Use of Invisible Registers in Thumb Code", Proc. of the 38th IEEE, 2005, 30~42
- A. Krishnaswamy, "Dynamic coalescing for 16-bit instructions", ACM Transaction on Embedded Computing System, 4(1), pp.3~37 (2005)
- J. H. Lee, "Comparison of Bank Change Mechanisms for Banked Reduced Encoding Architectures", Proc. of the International Conference on Computational Science and Engineering, Vancouver, 2, pp.334~341 (2009)
- Y. -J. Kwon, "PARE: instruction set architecture for efficient code size reduction", IEE Electronics Letters, 35(24), pp.2098~2099 (1999)
- A. M. Fiskiran, "Impact of Addressing Modes on Encryption Algorithms", Proc. of the International Conference on Computer Design(ICCD 2001), pp.542~545 (2001)
- 이창훈, "KVM", ARM의 가상화 민감 명령어에 대한 개선된 처리 기법, 2012, pp.8(2), 6~14[DOI]
- 이제형, "작은 명령어 인코딩 프로세서를 위한 레지스터 뱅크 전환 방법의 평가", 한국차세대컴퓨팅학회 논문지, 5(4), pp.101~113 (2009), 한국차세대컴퓨팅학회
- 조지만, "ARM 구조의 전가상화를 위한 TLB 관리 명령어를 사용한 섀도 페이지 테이블 구현", 한국차세대컴퓨팅학회 논문지, 8(6), pp.59~68 (2012), 한국차세대컴퓨팅학회
- F. Bellard, "QEMU, a fast and portable dynamic translator", Proc. of the International Conference on USENIX Annual Technical Conference, pp.41~ (2005)
- "Cortex-M3 technical reference manual" (2010)[URL]