멀티코어 환경에서 효율적인 트랜잭션 처리를 위한적응적 하이브리드 트랜잭셔널 메모리 기법
Adaptive Hybrid Transactional Memory Scheme for Efficient Transaction Processing in Multi-core Environment
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
트랜잭셔널 메모리는 전통적인 병렬 프로그래밍 기법인 Lock을 사용하는 대신, 일련의 코드 블록을 트랜잭션으로설정하여 트랜잭션의 일관적인 병렬 처리를 보장한다. 최근 하이브리드 트랜잭셔널 메모리(Hybrid Transactional Memory; HyTM)는 HTM과 STM의 장점을 결합하여 성능을 향상시키는 기법으로써 많은 관심이 집중되고 있다. HyTM은 HTM상에서 수행되지 못한 트랜잭션을 STM 상에서 처리하며, HTM 및 STM 간의 병렬 수행을 위해공유 메모리의 순차적 접근을 위한 제어가 필요하다. 그러나 기존의 HyTM 기법은 특정 워크로드에 대해서 우수한성능을 보이는 한계점이 존재한다. 이러한 문제점을 해결하기 위해, 본 논문에서는 멀티코어 환경에서 효율적인 트랜잭션 처리를 위한 적응적 하이브리드 트랜잭셔널 메모리 기법을 제안한다. 제안하는 기법은 첫째, 트랜잭션 수행결과를 바탕으로 트랜잭션 특성에 관한 정보를 저장한다. 둘째, 제안하는 기법은 트랜잭션 특성 분석을 통해 트랜잭션에 적합한 최적의 HyTM 기법을 지원한다. 마지막으로, STAMP 벤치마크를 이용한 성능평가를 통해, 제안하는HyTM 기법이 기존 최신 기법에 비해 130~370%의 성능 향상이 있음을 보인다.
Abstract
Transactional Memory(TM) has been proposed as an attractive alternative to the conventional lock-based synchronization. Recently, Hybrid Transactional Memory(HyTM) has gained much interest because it combines the advantages of Hardware Transactional Memory(HTM) and Software Transactional Memory(STM). However, the existing HyTM schemes show good performance only for a specific workload. To solve this problem, we propose an adaptive HyTM technique based on the analysis of transaction characteristics for efficient transaction processing in multi-core environment. First, when a transaction commits, our HyTM technique collects the information about the characteristics of the transaction. Second, our HyTM technique can select an optimal HyTM that is appropriate for the transaction by analyzing its characteristics. Finally, we show from our performance analysis using STAMP benchmark that our adaptive HyTM scheme can achieve about 30~270% better performance than the state-of-the-art HyTM schemes.
참고문헌 (15)
- M. Herlihy, "Transactional Memory: Architectural Support for Lock-Free Data Structures", Proc. 20th Annual Int. Symp. on Computer Architecture, pp.289~300 (1993)
- Thread-level transactional memory, Technical Report: CS-TR-2005-1524, "K. E. Moore", Dept. of Computer Sciences, University of Wisconsin, ~ (2005)
- L. Dalessandro, "NOrec: Streamlining STM by Abolishing Ownership Records", 15th ACM Symp. on Principles and Practice of Parallel Programming (2010)
- Gottschlich, Justin E, "An efficient software transactional memory using commit-time invalidation", Proceedings of the 8th annual IEEE, 2010, ~
- Yoo, Richard M., "Performance evaluation of Intel transactional synchronization extensions for high-performance computing", IEEE International Conference for High Performance Computing, Networking, Storage and Analysis (SC) (2013)
- KARNAGEL ET AL., T., "Improving In-Memory Database IndexPerformance with Intel TSX", Proceedings of the 20th Symposiumon High Performance Computer Architecture (HPCA) (2014)
- Gray, Jan, "Efficient garbage collection and exception handling in a hardware accelerated transactional memory system, U.S. Patent No. 9,658,880", ~ (2017)
- 장연우, "멀티코어 인메모리 환경에서 트랜잭션을 처리하기 위한 효율적인 HTM 기법", 정보과학회 컴퓨팅의 실제 논문지, 23(8), pp.466~472 (2017), 한국정보과학회[DOI]
- C. Irina, "Invyswell: a hybrid transactional memory for haswell's restricted transactional memory", Proceedings of the 23rd international conference on Parallel architectures and compilation (2014), ACM
- P. Damron, "Hybrid Transactional Memory", Proc. 12th Int. Conf. on Architectural Support for Programming Languages and Operating Systems (2006)
- Dalessandro, Luke, "Hybrid norec: A case study in the effectiveness of best effort hardware transactional memory", ACM SIGARCH Computer Architecture News, 39(1), pp.39~52 (2011)[DOI]
- Matveev Alexander, "Reduced hardware NOrec: A safe and scalable hybrid transactional memory", ACM SIGARCH Computer Architecture News, 43(1) (2015), ACM
- Shin, Young-Sung, "A Novel Hybrid Transactional Memory Based on Abort Prediction and Adaptive Retry Policy", Cluster Computing (CLUSTER), 2017 IEEE International Conference on. IEEE (2017)
- Bloom, Burton H., "Space", Time Tradeoffs in Hash Coding with Allowable Errors, 1970, 422~426
- Minh, Chi Cao, "STAMP: Stanford transactional applications for multi-processing", Workload Characterization, 2008. IISWC 2008. IEEE International Symposium on. IEEE (2008)