다중 시그니처 비교를 통한 트랜잭셔널 메모리의 충돌해소 정책의 성능향상
Multiple Signature Comparison of LogTM-SE for Fast Conflict Detection
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
다중 코어 프로세서가 널리 보급되면서 멀티 쓰레디드 프로그램 상의 동기화를 용이하게 구현할 수 있는 해결 방안으로 트랜잭셔널 메모리가 각광을 받고 있다. 이를 위해 고성능의 하드웨어 트랜잭셔널 메모리에 관한 연구가 활발히 진행되고 있으며, 대표적인 연구결과로 UTM, VTM, FastTM, LogTM, LogTM-SE 등이 소개되었다. 특히, 충돌 감지 정책으로 시그니처를 사용한 LogTM-SE는 효율적인 메모리 관리와 쓰레드 스케쥴링을 통해 고성능의 트랜잭셔널 메모리를 구현하였다. 하지만, 이 방식은 프로세서 내부의 코어 수가 증가하는 것에 비례하여 한 코어가 비교해야 하는 시그니처의 수가 증가하는 문제점을 갖고 있다. 이는 시그니처 처리 과정에서 병목현상을 야기하여 전체 성능을 저해하는 요인이 될 수 있다. 본 논문에서는 시그니처 비교 과정에서 나타날 수 있는 이러한 병목 현상을 개선하여 전체 트랜잭셔널 메모리의 성능 향상을 이루고자 다중 시그니처 비교 방식의 새로운 구조를 제안한다.
Abstract
As era of multi-core processors has arrived, transactional memory has been considered as an effective method to achieve easy and fast multi-threaded programming. Various hardware transactional memory systems such as UTM, VTM, FastTM, LogTM, and LogTM-SE, have been introduced in order to implement high-performance multi-core processors. Especially, LogTM-SE has provided study performance with an efficient memory management policy and a practical thread scheduling method through conflict detection based on signatures. However, increasing number of cores on a processor imposes the hardware complexity for signature processing. This causes overall performance degradation due to the heavy workload on signature comparison. In this paper, we propose a new architecture of multiple signature comparison to improve conflict detection of signature based transactional memory systems.
참고문헌 (9)
- D. Geer, "Chip makers turn to multicore processors", Computer, 38(5), pp.11~13 (2005)
- M. Herlihy, "Transactional Memory: Architectural Support for Lock-Free Data Structures", Proceedings of the 20th Annual International Symposium on Computer Architecture, pp.289~300 (1993)
- K.E. Moore, "LogTM: log-based transactional memory", High- Performance Computer Architecture, 2006. The Twelfth International Symposium on, pp.254~265 (2006)
- L. Yen, "LogTM-SE: Decoupling Hardware Transactional Memory from Caches", Procs. of the 13th Intl Symp on High-Performance Computer Architecture, pp.261~272 (2007)
- L. Ceze, "Bulk Disambiguation of Speculative Threads in Multiprocessors", Computer Architecture, 2006. ISCA '06. 33rd International Symposium on, pp.227~238 (2006)
- D. Sanchez, "Implementing Signatures for Transactional Memory", Microarchitecture, 2007. MICRO 2007. 40th Annual IEEE, 2007, 123~133
- Milo M.K. Martin, "Multifacet’s General Execution-driven Multiprocessor Simulator (GEMS) Toolset", Computer Architecture News, pp.92~99 (2005)
- Peter S. Magnusson, "Simics: A Full System Simulation Platform", IEEE Computer, 35(2), pp.50~58 (2002)
- C. Minh, "STAMP: Stanford Transactional Applications for Multi-Processing", Proceedings of the IEEE International Symposium on Workload Characterization, pp.35~46 (2008)