RFID 태그를 위한 초소형 AES 연산기의 구현
Low-cost AES Implementation for RFID tags
0
조회
0
다운로드
11
인용
0
참고문헌
초록
Radio Frequency IDentification (RFID) 시스템은 최근 수많은 산업분야에서 각광받고 있는 근거리 자동 인식 기술이다. 이러한 RFID 시스템에서 전송 데이터에 대한 보안과 프라이버시 보호는 점차 심각한 문제로 인식되고 있으며, 이를 해결하기 위해서는 강도 높은 암호 알고리즘을 이용한 전송 데이터의 암호화가 필수적이다. 본 논문에서는 이러한 문제를 해결하기 위해 RFID 태그에 구현 가능한 초소형 Advanced Encryption Standard (AES) 연산기를 제안한다. 제안하는 연산기는 3,992 게이트 카운트의 작은 크기를 가지면서 암호화와 복호화가 모두 가능하다. 또한 128-비트 한 블록에 대해 암호화를 446 클락 사이클, 복호화를 607 클락 사이클에 처리하므로 기존에 발표된 초소형 AES 연산기들에 비해 각각 55%와 40% 이상 개선된 성능을 가진다.
Abstract
Radio Frequency IDentification (RFID) will soon become an important technology in various industries. Therefore, security mechanisms for RFID systems are emerging crucial problems in RFID systems. In order to guarantee privacy and security, it is desirable to encrypt the transferred data with a strong crypto algorithm. In this paper, we present the ultra-light weight Advanced Encryption Standard (AES) processor which is suitable for RFID tags. The AES processor requires only 3,992 logic gates and is capable of both 128-bit encryption and decryption. The processor takes 446 clock cycles for encryption of a 128-bit data and 607 clock cycles for decryption. Therefore, it shows 55% improved result in encryption and 40% in decryption from previous cases.
참고문헌 (17)
- "RFID Systems and Security and Privacy Implications", pp.454~469 (2002), Springer- Verlag
- "The Blocker Tag: Selective Blocking of RFID tags for Consumer Privacy", pp.103~111 (2003), ACM Press
- "Security and Privacy Aspects of Low-Cost Radio Frequency Identification Systems", pp.201~212 (2003), Springer- Verlag
- "Cryptographic approach to a provacy friendly tags" (2003), MIT
- "Strong Authentication for RFID Systems Using the AES Algorithm", pp.357~370 (2004), Springer- Verlag
- "8-Bit Microcontroller System with Area Efficient AES Coprocessor for Transponder Applications", pp.32~43 (2005)
- "197: Specification for the AES"
- "Design and Performance Testing of a 2.29Gb", s Rijndael Processor, 2003March, 569~572
- "A 10Gbps full-AES crypto design with a twisted- BDD S-box architecture" (2002)
- "A fully pipelined memoryless 17.8Gbps AES128 encryptor" (2003)
- "High performance single-chip FPGA Rijndael algorithm implementations", pp.65~76 (2001), Springer- Verlag
- "Efficient implemen -tation of the Rijndael S-box" (2001)
- "A compact Rijndael hardware architecture with S-box optimization", pp.239~254 (2001), Springer-Verlag
- "A Very Compact S-Box for AES", pp.4441~455 (2005), Springer-Verlag
- "AES(Advanced Encryption Standard) 안전성 평가에 대한 고찰", 11(6), pp.67~76 (2001)
- "AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현", 12(2), pp.57~67 (2002)
- "모듈화된 라운드 키 생성회로를 갖는 AES 암호 프로세서의 설계", 12(5), pp.15~25 (2002)